1、3.3发射极耦合逻辑门与集成注入逻辑电路3.3.13.3.1发射极耦合逻辑（发射极耦合逻辑（ECL）门）门3.3.23.3.2集成注入逻辑（集成注入逻辑（I2L）门）门RCT4CT3BT2AT1T0RET6R5QRCR1T5MR3R2R4P- -VEE(-5V-5V)图3-3-1 ECL门电路3.3.13.3.1发射极耦合逻辑（发射极耦合逻辑（ECL）门）门ECL（Emitter Coupled Logic的缩写）门是双极型逻辑门的缩写）门是双极型逻辑门的一种非饱和型的门电路，其优点是的一种非饱和型的门电路，其优点是传输延迟很小传输延迟很小。ECL门又叫做门又叫做电流开关逻辑（电流开关逻辑（C
2、SL）门）门。其电路构成与差。其电路构成与差分放大器相似，但工作在分放大器相似，但工作在截止截止与与放大放大两种工作状态。两种工作状态。ECL门有两个互补的输出端，输入电平的两种取值为高电门有两个互补的输出端，输入电平的两种取值为高电平平- -0.8V，低电平，低电平- -1.6V。图中。图中T1的基极接在的基极接在- -1.2V的参考电压上，的参考电压上，由射极跟随器由射极跟随器T0供给。供给。当当A点输入低电平（点输入低电平（- -1.6V）时，）时，P点输出为低电平（点输出为低电平（- -1.6V） ，Q点输出为高电平（点输出为高电平（- -0.8V） 。当。当A点输入高电平（点输入高电
3、平（- -0.8V）时，）时，P点输出为高电平（点输出为高电平（- -0.8V） ，Q点输出为低电平（点输出为低电平（- -1.6V） 。输出与三个输入之间的关系为输出与三个输入之间的关系为CBAQCBAP ，ECL门最大的特点是开关速度快，平均延迟时间极短，一门最大的特点是开关速度快，平均延迟时间极短，一般在般在12ns，甚至达到，甚至达到1ns以下。由于以下。由于ECL是电流型开关，故不是电流型开关，故不存在尖峰电流的问题。存在尖峰电流的问题。ECL门的缺点是功耗大，逻辑摆幅小，门的缺点是功耗大，逻辑摆幅小，抗干扰能力差。抗干扰能力差。若若A为大于为大于0.7V的高电平，则输出的高电平，则
4、输出A为低电平，约为为低电平，约为0.1V。可见，电路内部信号摆幅约为可见，电路内部信号摆幅约为0.7V。图3-3-2 I2L电路T2RCT1T2T1REVCCAAA外部外部3.3.23.3.2集成注入逻辑（集成注入逻辑（I2L）门）门集成注入逻辑（集成注入逻辑（Intergrated Injection Logic，I2L）是以恒）是以恒流源供电的非门为基本单元。图流源供电的非门为基本单元。图3-3-2所示为两级所示为两级I2L非门串接非门串接的电路。的电路。若若A为小于为小于0.5V的低的低电平，则电平，则T1截止，输出截止，输出A为高电平。恒流管为高电平。恒流管T2的的电流注入到电流注入
5、到T2基极，使之基极，使之饱和，而饱和，而T1集电极连于集电极连于T2基极，故基极，故T1集电极输出高集电极输出高电平不会高于电平不会高于0.8V。图3-3-3 多集电极I2L电路C1BEVCCC2C3C1C2C3B(A)(A)1(a)(b)用一个恒流管同用一个恒流管同时驱动几个输入端并时驱动几个输入端并联的开关管，可以扩联的开关管，可以扩展电路的逻辑功能。展电路的逻辑功能。如图如图3-3-3所示。所示。图3-3-4 I2L逻辑门举例AABBA+BA+B多集电极开路输多集电极开路输出，便于组成多种不出，便于组成多种不同的逻辑门。如图同的逻辑门。如图3-3-3所示，可以输出所示，可以输出有有种信号。种信号。等四等四、BABABA C1BVCCC2C3图3-3-5 肖特基I2L电 路基本单元图图3-3-5所示所示I2L单元电路，其开关管只有单集电极，但通单元电路，其开关管只有单集电极，但通过肖特基势垒二极管组成多输出端，叫做过肖特基势垒二极管组成多输出端，叫做肖特基肖特基I2L电路电路。在集成电路内部，肖特基在集成电路内部，肖特基势垒二极管输出低电平约为势垒二极管输出低电平约为0.5V，输出高电平为，输出高电平为0.8V，逻，逻辑摆幅很小。但由于肖特基势辑摆幅很小。但由于肖特基势垒二极管有很高的开关速度，垒二极管有很高的开关速度，所以传输延迟更小。所以传输延迟更小。
