锁存器和触发器课件.pptx

1、2022-4-151教学基本要求教学基本要求1、掌握锁存器、触发器的电路结构和工作原理、掌握锁存器、触发器的电路结构和工作原理2、熟练掌握、熟练掌握SR触发器、触发器、JK触发器、触发器、D触发器及触发器及T 触发器的逻辑功能触发器的逻辑功能3、正确理解锁存器、触发器的动态特性、正确理解锁存器、触发器的动态特性2022-4-1521 1、时序逻辑电路与锁存器、触发器：、时序逻辑电路与锁存器、触发器： 时序逻辑电路时序逻辑电路: :概述概述 结构特征结构特征: :由组合逻辑电路和存储电路组成由组合逻辑电路和存储电路组成, ,电路中存在反馈。电路中存在反馈。工作特征：工作特征：时序逻辑电路的工作特

2、点是任意时刻的输出状态不时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。仅与该当前的输入信号有关，而且与此前电路的状态有关。 在数字系统中，除了能够进行逻辑运算和算术运算的组在数字系统中，除了能够进行逻辑运算和算术运算的组合逻辑电路外，还需要具有记忆功能的时序逻辑电路。构成合逻辑电路外，还需要具有记忆功能的时序逻辑电路。构成时序逻辑电路的基本单元是时序逻辑电路的基本单元是锁存器和触发器锁存器和触发器。2022-4-1532、锁存器与触发器、锁存器与触发器共同点：共同点：具有具有0 和和1两个稳定状态，一旦状态被确定，就能自行两个稳定状态，一旦状态

3、被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。保持。一个锁存器或触发器能存储一位二进制码。 不同点：不同点：锁存器锁存器-对脉冲电平敏感的对脉冲电平敏感的存储存储电路，在特定输入脉冲电平作用下电路，在特定输入脉冲电平作用下改变状态。改变状态。触发器触发器-对脉冲边沿敏感对脉冲边沿敏感的存储电的存储电路，在时钟脉冲的上升沿或下降沿路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。的变化瞬间改变状态。 E E CP CP 5.1 双稳态存储单元电路双稳态存储单元电路5.1.1 双稳态的概念双稳态的概念5.1.2 双稳态存储单元电路双稳态存储单元电路2022-4-1555.1 双稳态存

4、储单元电路双稳态存储单元电路5.1.1 双稳态的概念双稳态的概念 稳稳态态稳稳态态介介稳稳态态 1 Q Q 1 G1 G2 2022-4-156 1 Q Q 1 G1 G2 反馈反馈5.1.2 双稳态存储单元电路双稳态存储单元电路 Q端的状态定义为电路输出状态。端的状态定义为电路输出状态。电路有两个互补的输出端电路有两个互补的输出端1. 电路结构电路结构 2022-4-1572、数字逻辑分析、数字逻辑分析电路具有记忆电路具有记忆1 1位二进制数据的功能。位二进制数据的功能。 如如 Q = 1如如 Q = 0 1 1 Q Q G1 G2 VO1 VO2 VI1 VI2 10011 1 1 Q Q

5、 G1 G2 VO1 VO2 VI1 VI2 011002022-4-1583. 模拟特性分析模拟特性分析 1 1 Q Q G1 G2 VO1 VO2 VI1 VI2 I1 = O2 O1 = I2 0 稳稳态态点点(Q=1) 稳稳态态点点( (Q Q= =0 0) ) 介介稳稳态态点点 I1(=O2) O1(=I2) a b c d e G1 G2 图中两个非门的传输特性图中两个非门的传输特性5.2.1 SR 锁存器锁存器5.2 锁存器锁存器5.2.1 D 锁存器锁存器2022-4-15105.2.1 SR 锁存器锁存器5.2 锁存器锁存器 1 1 Q Q R G1 G2 1 1 S +VD

6、D T4 T2 T6 T5 T1 T3 Q Q S R 或或非非门门 G1 或或非非门门 G2 1. 1. 基本基本SR锁存器锁存器初态：初态：R、S信号作用前信号作用前Q端的端的状态，状态，初态初态用用Q n表示。表示。次态：次态：R、S信号作用后信号作用后Q端的端的状态状态次态次态用用Q n+1表示。表示。2022-4-15111) 工作原理工作原理R=0、S=0状态不变状态不变0 00 0若初态若初态 Q n = 11 10 01 1 1 1 Q Q R G1 G2 1 1 S 若初态若初态 Q n = 00 01 10 00 00 0 1 1 Q Q R G1 G2 1 1 S 202

7、2-4-1512无论初态无论初态Q n为为0或或1，锁存器的次态为为，锁存器的次态为为1态。态。 信号消失信号消失后新的状态将被记忆下来。后新的状态将被记忆下来。 S 1 Q Q 1 R G1 G2 0 01 1若若初态初态 Q n = 11 10 01 1 S 1 Q Q 1 R G1 G2 若初态若初态 Q n = 00 01 10 00 01 10 0R=0、S=1置置12022-4-1513无论初态无论初态Q n为为0或或1，锁存器的次态为，锁存器的次态为0态。态。 信号消失后信号消失后新的状态将被记忆下来。新的状态将被记忆下来。 S 1 Q Q 1 R G1 G2 1 10 0若若初

8、态初态 Q n = 11 11 10 0若初态若初态 Q n = 0 S 1 Q Q 1 R G1 G2 1 10 00 01 10 01 1R=1 、 S=0置置02022-4-1514 S 1 Q Q 1 R G1 G2 1 11 10 00 0S=1 、 R=1无论初态无论初态Q n为为0或或1，触发器的次态，触发器的次态 、 都为都为0 。nQnQ状态不确定状态不确定约束条件约束条件: SR = 0当当S、R 同时回到同时回到0时，由于两个与非时，由于两个与非门的延迟时间无法确定，使得触发器门的延迟时间无法确定，使得触发器最终稳定状态也不能确定。最终稳定状态也不能确定。触发器的输出既不

9、是触发器的输出既不是0态，也不是态，也不是1态态2022-4-15153）工作波形工作波形 S R Q Q 置置 1 置置 0 2022-4-1516 1 1 Q Q R S 4 4）用与非门构成的基本）用与非门构成的基本SR锁存器锁存器、 S Q Q R R S c.国标逻辑符号国标逻辑符号a.电路图电路图b.b.功能表功能表 RSQ不定不定10010100101不变不变1 11不变不变Q约束条件约束条件: S +R = 12022-4-1517& QQ Q Q(a) 电路组成(b) 逻辑符号 SD RD SD RD电电路路组组成成和和逻逻辑辑符符号号信号输入端，低电平有效。信号输入端，低电

10、平有效。信号输出端，信号输出端，Q=0、Q=1的状态称的状态称0状态，状态，Q=1、Q=0的状态称的状态称1状态，状态，两与非门组成的基本RS锁存器原理2022-4-1518DR DSQ & QQ SD RD工作原理工作原理10010 10（1）0DR、1DS。由于0DR，不论 Q 为 0 还是1，都有1Q；再由1DS、1Q可得0Q。即不论触发器原来处于什么状态都将变成 0 状态，这种情况称将触发器置 0 或复位。由于是在DR端加输入信号（负脉冲）将触发器置 0，所以把DR端称为触发器的置 0 端或复位端。2022-4-1519& QQ SD RD0110DR DSQ 0 101 01（ 2）

11、1DR、0DS。 由 于0DS， 不 论Q为0 还 是1， 都 有1Q； 再 由1DR、1Q可 得0Q。 即 不 论 触发 器 原 来 处 于 什 么 状 态 都 将 变 成1 状 态 ， 这 种 情 况 称 将 触发 器 置 1 或 置 位 。 由 于 是 在DS端 加 输 入 信 号 （ 负 脉 冲 ） 将触 发 器 置 1， 所 以 把DS端 称 为 触 发 器 的 置 1 端 或 置 位 端 。2022-4-1520DR DSQ 0 101 01& QQ SD RD11101 1不变10（3）1DR、1DS。根据与非门的逻辑功能不难推知，当1DR、1DS时，触发器保持原有状态不变，即原

12、来的状态被触发器存储起来，这体现了触发器具有记忆能力。2022-4-1521& QQ SD RD00110 0不定DR DSQ 0 101 011 1不变（4）0DR、0DS。这种情况下两个与非门的输出端 Q和Q全为 1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的 0 信号同时撤除后，将不能确定触发器是处于 1 状态还是 0 状态。所以触发器不允许出现这种情况，这就是基本 RS 触发器的约束条件。2022-4-1522 例例 运用基本运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。锁存器消除机械开关触点抖动引起的脉冲输出。 R vO t0 t1 vO t0

13、 t1 t +5V +5V 2022-4-1523 100k A B 1 1 1 1 Q 1 2 74HCT00 R S 100k S +5V +5V R S Q 2022-4-15242. 逻辑门控逻辑门控SR锁存器锁存器 R E S & & 1 1 1 1 G3 G1 G2 G4 Q4 Q3 Q Q 电路结构电路结构 1R E1 1S Q Q E S R 国标逻辑符号国标逻辑符号简单简单SR锁存器锁存器使能信号控制门电路使能信号控制门电路2022-4-1525 R E S & & 1 1 1 1 G3 G1 G2 G4 Q4 Q3 Q Q 3、工作原理、工作原理 S=0，R=0：Qn+1=

14、Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= E=1：E=0：状态发生变化。状态发生变化。 状态不变状态不变Q3 = S Q4 = R2022-4-1526 E S R Q3 Q4 Q Q 1 2 3 4 的波形。的波形。 逻辑门控逻辑门控SR锁存器的锁存器的E、S、R的波形如下图虚线上边所示，的波形如下图虚线上边所示，锁存器的原始状态为锁存器的原始状态为Q = 0，试画出试画出Q3、Q4、Q和和Q R E S & & 1 1 1 1 G3 G1 G2 G4 Q4 Q3 Q Q 2022-4-1527 Q Q SD RD G1 G2 G3 G4

15、& S CP R (a) 电路构成 Q Q (b) 逻辑符号 & & & SD S CP R RD CP0时，锁存器保持原来状态不变。CP1时，工作情况与基本RS锁存器相同。逻辑门控逻辑门控SR锁存器其他形式锁存器其他形式2022-4-15285.2.2 D 锁存器锁存器1. 逻辑门控逻辑门控D锁存器锁存器 1D E1 Q Q E D 国标逻辑符号国标逻辑符号 R E D & & 1 1 1 1 G3 G1 G2 G4 Q4 Q3 Q Q S 1 1 G5 逻辑电路图逻辑电路图2022-4-1529 R E D & & 1 1 1 1 G3 G1 G2 G4 Q4 Q3 Q Q S 1 1 G

16、5 =SS =0 R=1D=0Q = 0D=1Q = 1E=0不变不变E=1= DS =1 R=0D锁存器的功能表锁存器的功能表置置10111置置01001保持保持不变不变不不变变0功能功能QDEQ逻辑逻辑功能功能2022-4-15302. 传输门控传输门控D锁存器锁存器 1 1 TG2 TG1 1 1 G1 G2 G4 G3 E C Q Q C C C D C C 1 1 G1 TG2 G2 Q Q TG1 D 1 1 G1 TG2 G2 Q Q TG1 D (c) E=0时时(b) E=1时时(a) 电路结构电路结构CTG2导通，导通，TG1断开断开 TG1导通，导通，TG2断开断开Q =

17、 DQ 不变不变2022-4-1531 1 1 TG TG 1 1 G1 TG2 G2 G4 G3 E C Q Q C C C TG1 D C C (c) 工作波形工作波形 D E Q Q 2022-4-15323. D锁存器的动态特性锁存器的动态特性定时图定时图: :表示电路动作过程中，对各输入信号的表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。时间要求以及输出对输入信号的响应时间。 D Q tSU tH tW TpLH E TpHL 2022-4-153374HC/HCT373 八八D锁存器锁存器 LE 1 1 OE 1 E 1 E 1 E Q1 Q7 Q0 D1

18、 D7 D0 1D C1 C1 1 1D C1 C1 1D C1 C1 4. 典型集成电路典型集成电路2022-4-153474HC/HCT373的功能表的功能表OE工作模式工作模式输输 入入内部锁存器内部锁存器状状 态态输输 出出LEDnQn使能和读锁存使能和读锁存器器（传送模式）（传送模式）LHLLLLHHHH锁存和读锁存锁存和读锁存器器LLL*LLLLH*HH锁存和禁止输锁存和禁止输出出H高阻高阻H高阻高阻L*和和H*表示门控电平表示门控电平LE由高变低之前瞬间由高变低之前瞬间Dn的逻辑电平。的逻辑电平。5.3 触发器的电路结构和工作原理触发器的电路结构和工作原理5.3.1 主从触发器主

19、从触发器5.3.2 维持阻塞触发器维持阻塞触发器*5.3.3 利用传输延时的触发器利用传输延时的触发器5.3.4 触发器的动态特性触发器的动态特性2022-4-1536 E 5.3 触发器的电路结构和工作原理触发器的电路结构和工作原理1. 锁存器与触发器锁存器与触发器 CP CP 锁存器在锁存器在E的高的高(低低)电平期间电平期间对信号敏感对信号敏感触发器在触发器在CP的上升沿的上升沿(下降下降沿沿)对信号敏感对信号敏感在在HDL中对中对锁存器与锁存器与触发器的描述语句是不同的触发器的描述语句是不同的 E 2022-4-1537 触发器是能够存储1位二进制码的逻辑电路，它有两，它有两个互补输出

20、端，个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。根据电路结构的不同特点，触发。根据电路结构的不同特点，触发器可以分为器可以分为主从触发器和和边沿触发器。根据逻辑功能的。根据逻辑功能的不同，触发器也可分为不同，触发器也可分为RS触发器、JK触发器、D触发器、T触发器和T触发器。 触发器逻辑功能的描述可有以下几种表示方法：触发器逻辑功能的描述可有以下几种表示方法：状态表（功能表）、特性方程、激励表、激励表、状态转换图、工作、工作时序图时序图(时间波形图时间波形图)以及以及HDL语言描述。语言描述。5.3 触发器的电路结构和工作原理触发器的电路结构和工作原理2022-4-15

21、385.3 触发器的电路结构和工作原理触发器的电路结构和工作原理 1 1 TG TG TG2 Q C C C TG1 D C 主主锁锁存存器器 1 1 TG TG TG4 Q Q C C C TG3 C 从从锁锁存存器器 Q CP 1 C C G1 G4 G3 G2 主锁存器与从锁存器结主锁存器与从锁存器结构相同构相同1. 电路结构电路结构5.3.1 主从触发器主从触发器TG1和和TG4的工作状态相同的工作状态相同TG2和和TG3的工作状态相同的工作状态相同2022-4-15392. 由传输门组成的由传输门组成的CMOS边沿边沿D触发器触发器 工作原理：工作原理：TG1导通，导通，TG2断开断

22、开输入信号输入信号D 送入主锁存器。送入主锁存器。TG3断开，断开，TG4导通导通从锁存器维持在原来的状态不变。从锁存器维持在原来的状态不变。 (1) CP=0时时: 1 1 TG TG TG2 Q C C C TG1 D C 主主锁锁存存器器 1 1 TG TG TG4 Q Q C C C TG3 C 从从锁锁存存器器 Q G1 G4 G3 G2 C =1，C=0，Q 跟随跟随D端的状态变化，使端的状态变化，使Q =D。 CP 1 C C 2022-4-1540工作原理：工作原理：(2) CP由由0跳变到跳变到1 : 1 1 TG TG TG2 Q C C C TG1 D C 主主锁锁存存器

23、器 1 1 TG TG TG4 Q Q C C C TG3 C 从从锁锁存存器器 Q G1 G4 G3 G2 C =0，C=1， CP 1 C C 触发器的状态仅仅取决于触发器的状态仅仅取决于CP信号上升沿到达前瞬间的信号上升沿到达前瞬间的D信号信号 TG3导通，导通，TG4断开断开从锁存器从锁存器Q 的的信号送信号送Q端。端。TG1断开，断开，TG2导通导通输入信号输入信号D 不能送入主锁存器。不能送入主锁存器。主锁存器主锁存器维持原态不变。维持原态不变。 2022-4-15413、主从结构、主从结构RS触发器简化电路触发器简化电路主从电路结构符号图功能功能：CP为高时接受信息，输出维持不变

24、：CP从高变低时，刷新输出，同时禁止信号输入。其逻辑功能与同步RS触发器相同。当红线相连时，此电路具有计数功能。 稳态（稳态（CP=0）时，主）时，主状态与从状态一致。状态与从状态一致。CP触发方式触发方式电平触发电平触发2022-4-1542。 1 TG TG TG2 C C C TG1 D C 1 TG TG TG4 Q Q C C C TG3 C 1 G3 1 1 1 G1 1 1 1 1 RD SD CP 1 C C G4 G2 4. 典型集成电路典型集成电路 74HC/HCT74 中中D触发器的逻辑图触发器的逻辑图2022-4-1543 74HC/HCT74的功能表的功能表DSQDS

25、DR1nQLHHHHHLLHHQn+1DCPHHLLHLLHLHHLQDCP输输 出出输输 入入DR S C1 1D R S C2 2D R 1SD 1RD 1CP 1D 1Q 1Q 2SD 2RD 2CP 2D 2Q 2Q 国标逻辑符号国标逻辑符号74HC/HCT74的逻辑符号和功能表的逻辑符号和功能表具有直接置具有直接置1、直接置、直接置0，正边沿触发的，正边沿触发的D功能功能触发器触发器2022-4-15445.3.2 维持阻塞触发器维持阻塞触发器1. 1. 电路结构与工作原理电路结构与工作原理 C置置0维持线维持线响应输入响应输入D和和CP信号信号根据根据 确定确定触发器的状态触发器的

26、状态 RS G1 & CP Q1 & G2 G3 & & & G5 Q2 Q3 S R G4 Q4 D G6 Q Q & 2022-4-15454 CP = 00 01 11 1D DD D G1 & C P Q1 & G2 G3 & & & G5 Q2 Q3 S R Q4 D G6 Q Q & 2、工作原理工作原理 Qn+1=QnD 信号进入触发器信号进入触发器, ,为状态刷新作好准备为状态刷新作好准备Q1 = DQ4= DD信号存于信号存于Q42022-4-15464 当当CP 由由0 跳变为跳变为10 01 1D DD D G1 & C P Q1 & G2 G3 & & & G5 Q2

27、Q3 S R GQ4 D G6 Q Q & 1 10 00 0D DD DDQn 1在在CP脉冲的上升沿，触法器按此前脉冲的上升沿，触法器按此前的的D信号刷新信号刷新2022-4-1547 当当CP =1在在CP脉冲的上升沿到来瞬间使触发器的状态变化脉冲的上升沿到来瞬间使触发器的状态变化D信号不影响信号不影响 、 的状态，的状态，Q的状态不变的状态不变RS G1 & C P Q1 & G2 G3 & & & G5 Q2 Q3 S R GQ4 D GQ Q & 1 10 01 1置置1维持线维持线置置0 阻塞线阻塞线1 11 10 00 02022-4-15482. 典型集成电路典型集成电路-7

28、4LS74 & CP & & & & D Q Q & SD RD S C1 1D R SD RD CP D Q Q 2022-4-15492022-4-1550 & & S2 Q2 C2 R2 Q2 从触发器 S1 Q1 C1 R1 Q1 主触发器 1 J CP K SD RD Q Q （1）J=0、K=0。设触发器的初始状态为0，此时主触发器的R1=0、S1=0 ，在CP=1时主触发器保持0状态不变；当CP从1变0时，由于从触发器的R2=1、S2=0，也保持为0状态不变。如果触发器的初始状态为1，当CP从1变0时，触发器则保持1状态不变。可见不论触发器原来的状态如何，当J=K=0时，触发器的

29、状态均保持不变。2022-4-1551&S2 Q2C2R2 Q2从触发器S1 Q1C1R1 Q1主触发器1 JCP K SD RDQQ（2）J=0、K=1。设触发器的初始状态为0，此时主触发器的R1=0、S1=0 ，在CP=1时主触发器保持0状态不变；当CP从1变0时，由于从触发器的R2=1、S2=0，也保持为0状态不变。如果触发器的初始状态为1，则由于R1=1、S1=0，在CP=1时将主触发器翻转为0状态；当CP从1变0时，从触发器状态也翻转为0状态。可见不论触发器原来的状态如何，当J=0、K=1时，输入时钟脉冲CP后，触发器的状态均为0状态。2022-4-1552&S2 Q2C2R2 Q2

30、从触发器S1 Q1C1R1 Q1主触发器1 JCP K SD RDQQ（3）J=1、K=0。设触发器的初始状态为0，此时主触发器的R1=0、S1=1 ，在CP=1时主触发器翻转为1状态；当CP从1变0时，由于从触发器的R2=0、S2=1，翻转为1状态。如果触发器的初始状态为1，则由于R1=0、S1=0，在CP=1时主触发器状态保持1状态不变；当CP从1变0时，由于从触发器的R2=0、S2=1，从触发器状态也状态保持1状态不变。可见不论触发器原来的状态如何，当J=1、K=0时，输入时钟脉冲CP后，触发器的状态均为1状态。2022-4-1553&S2 Q2C2R2 Q2从触发器S1 Q1C1R1

31、Q1主触发器1 JCP K SD RDQQ（4）J=1、K=1。设触发器的初始状态为0，此时主触发器的R1=0、S1=1 ，在CP=1时主触发器翻转为1状态；当CP从1变0时，由于从触发器的R2=0、S2=1，翻转为1状态。如果触发器的初始状态为1，则由于R1=1、S1=0，在CP=1时将主触发器翻转为0状态；当CP从1变0时，由于从触发器的R2=1、S2=0，从触发器状态也翻转为0状态。可见不论触发器原来的状态如何，当J=1、K=1时，输入时钟脉冲CP后，触发器的状态必定与原来的状态相反。由于每来一个时钟脉冲CP触发器状态翻转一次，所以这种情况下的JK触发器具有计数功能。2022-4-155

32、4 D Q tSU tH tW tPLH CP tPHL Tcmin Q tPHL tPLH 5.3.4 触发器的动态特性触发器的动态特性 C1 1D Q Q D C 动态特性反映其触发器对输入信号和时钟信号间的时间要求，动态特性反映其触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间。以及输出状态对时钟信号响应的延迟时间。 建立时间建立时间保持时间保持时间脉冲宽度脉冲宽度传输延时时间传输延时时间传输延时时间传输延时时间2022-4-1555保持时间保持时间tH ：保证：保证D状态可靠地传送到状态可靠地传送到Q建立时间建立时间tSU ：保证与保证与D 相关的电路建立起

33、稳定的状态，使触相关的电路建立起稳定的状态，使触发器状态发器状态得到正确的转换。得到正确的转换。最高触发频率最高触发频率fcmax ：触发器内部都要完成一系列动作，需要：触发器内部都要完成一系列动作，需要一定的时间延迟，所以对于一定的时间延迟，所以对于CP最高工作频率有一个限制。最高工作频率有一个限制。触发脉冲宽度触发脉冲宽度tW ：保证内部各门正确翻转。：保证内部各门正确翻转。传输延迟时间传输延迟时间tPLH和和tPHL ：时钟脉冲：时钟脉冲CP上升沿至输出端新状态上升沿至输出端新状态稳定建立起来的时间稳定建立起来的时间5.4.1 D 触发器触发器 5.4 触发器的逻辑功能触发器的逻辑功能5

34、.4.2 JK 触发器触发器 5.4.3 SR 触发器触发器 5.4.4 D 触发器功能的转换触发器功能的转换 5.4.2 T 触发器触发器 2022-4-15575.4 触发器的逻辑功能触发器的逻辑功能不同逻辑功能的触发器国际逻辑符号不同逻辑功能的触发器国际逻辑符号 1D C1 Q Q D CP D 触发器触发器 1J C1 1K Q Q J CP K JK 触发器触发器 1T C1 Q Q T CP T 触发器触发器 1S C1 1R Q Q S CP R RS 触发器触发器2022-4-15585.4.1 D 触发器触发器 1. 特性表特性表 Qn DQn+10000111001112.

35、 特性方程特性方程Qn+1 = D D=1 D=0 D=0 D=1 0 1 3. 状态图状态图2022-4-15593.状态转换图状态转换图 翻翻 转转10011111 置置 111010011 置置 000011100状态不变状态不变01010000 说说 明明Qn+1QnKJ1.特性表特性表 1nnnQJQKQ2.特性方程特性方程 0 1 0 0 1 1 0 1 J 1 KQn 0 00 01 11 10 5.4.2 JK 触发器触发器 J=0 K= J= K=0 J=1 K= J= K=1 0 1 2022-4-1560 J K 1 2 3 4 5 6 7 CP 例例5.4.1 设下降沿

36、触发的设下降沿触发的JK触发器时钟脉冲和触发器时钟脉冲和J、K信号的波形信号的波形如图所示试画出输出端如图所示试画出输出端Q的波形。设触发器的初始状态为的波形。设触发器的初始状态为0。 Q 2022-4-15615.4.3 T触发器触发器 特性方程特性方程状态转换图状态转换图特性表特性表nQ1n Q011101110000TnnnQTQTQ1 T=1 T=1 T=0 T=0 0 1 1T C1 Q Q T CP 逻辑符号逻辑符号 2022-4-15624. T触发器触发器 Q Q CP C 国际逻辑符号国际逻辑符号 特性方程特性方程nnQQ1时钟脉冲每作用一次，触发器翻转一次。时钟脉冲每作用一

37、次，触发器翻转一次。 2022-4-15635.4.4 SR 触发器触发器 1. 特性表特性表 2. 特性方程特性方程3. 状态图状态图Qn S RQn+100 0000100101011不确定不确定100110101101111不确定不确定 nnQRSQ 1SR=0（约束条件）（约束条件） S=0 R= S= R=0 S=1 R=0 S=0 R=1 0 1 2022-4-15645.3.4 D触发器功能的转换触发器功能的转换1.D 触发器构成触发器构成 J K 触发器触发器QKQJD Q Q & 1 & 1 1 1D C 1 CP J K Q Q 1D C1 CP 组合组合电路电路DKJ1n

38、nnQJQKQQn+1 = D 2022-4-15652. D 触发器构成触发器构成 T 触发器触发器QTQTQTD Qn+1 = D nnnQTQTQ 1 Q Q 1D C1 = =1 1 T C Q Q 1D C1 T C= = Q Q 1D C1 CP 组合组合电路电路DT 2022-4-15663. D 触发器构成触发器构成 T 触发器触发器 Q Q 1D C1 CP Qn+1 = D nnQQ 1nQD CPQ二分频二分频2022-4-1567锁存器和触发器都是具有存储功能的逻辑电路，是构成锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能

39、存储时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位位二值信息。二值信息。 锁存器是对脉冲电平敏感的电路，它们在一定电平作用锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。下改变状态。触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态。的上升沿或下降沿作用下改变状态。触发器按逻辑功能分类有触发器按逻辑功能分类有D触发器、触发器、JK触发器、触发器、T（T）触发器和触发器和SR触发器。它们的功能可用特性表、特性方程和状触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。态图来描述。触发器的电路结构与逻辑功能没有必然联系。小小 结结