电工学少学时组合逻辑电路课件.pptx

1、下一页下一页总目录总目录 章目录章目录返回返回上一页上一页下一页下一页总目录总目录 章目录章目录返回返回上一页上一页下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 概概 述述逻辑电路逻辑电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路任意时刻的输出信号任意时刻的输出信号仅取决于该时刻的输仅取决于该时刻的输入信号，而与该时刻入信号，而与该时刻之前电路的历史状态之前电路的历史状态无关无关任意时刻的输出状态任意时刻的输出状态除与现时输入信号有除与现时输入信号有关外还与电路的原状关外还与电路的原状态有关态有关)()(tAftY 组合电路的输出与电路的历史状态无关。组合电路的输出与电路的

2、历史状态无关。时序电路的输出与电路的历史状态有关。时序电路的输出与电路的历史状态有关。)(),() 1(tYtAftY 一、逻辑电路的分类及特点一、逻辑电路的分类及特点下一页下一页总目录总目录 章目录章目录返回返回上一页上一页脉冲跃变后的值比初始值高脉冲跃变后的值比初始值高脉冲跃变后的值比初始值低脉冲跃变后的值比初始值低0+3V0-3V0+3V0-3V脉冲信号是指作用时间很短的突变电压或电流脉冲信号是指作用时间很短的突变电压或电流下一页下一页总目录总目录 章目录章目录返回返回上一页上一页R导通导通截止截止S3V0VSRRD“1”“0”下一页下一页总目录总目录 章目录章目录返回返回上一页上一页饱

3、和饱和3V0VuO 0V =“0”uO +UCC =“1”+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC“1”“0”uCE 0ViC 0=12VCEB下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 当用两个二进制数码来表示两种不同的状态当用两个二进制数码来表示两种不同的状态时，按照某种指定的因果关系，它们之间也可以时，按照某种指定的因果关系，它们之间也可以进行运算，这种运算称为逻辑运算。逻辑运算是进行运算，这种运算称为逻辑运算。逻辑运算是按位进行的，不牵扯进位和借位。按位进行的，不牵扯进位和借位。 逻辑电路中的输入、输出变量称为逻辑变量。逻辑电路中的输入、输出变

4、量称为逻辑变量。逻辑变量一般用英文大写字母逻辑变量一般用英文大写字母A，B， C， ，F ，Y等来表示。逻辑变量的取值只可为等来表示。逻辑变量的取值只可为0和和1。五、逻辑运算五、逻辑运算四、逻辑变量四、逻辑变量下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 在逻辑代数中，三种基本的逻辑关系为在逻辑代数中，三种基本的逻辑关系为。 下面通过例子说明逻辑电路的概念及下面通过例子说明逻辑电路的概念及的逻辑意义。的逻辑意义。 。 由由的组合构的组合构成的逻辑关系称为成的逻辑关系称为复合逻辑复合逻辑。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页220V+- Y = A B000

5、101110100ABYBYA下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 Y = A B000101110100ABY 00=0 01=0 10=0 11=1 推论推论：A0=0 A1=A AA=A下一页下一页总目录总目录 章目录章目录返回返回上一页上一页BY220VA+- Y = A + B000111110110ABY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 Y = A+B 0+0=0 0+1=1 1+0=1 1+1=1000111110110ABY 推论推论： A+0=A A+1=1 A+A=A下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1

6、01AY0Y220VA+-R 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页101AY0 0=1 1=0 推论推论：A=A，还原还原下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 所谓所谓“门门”就是一种开关，它能按照一定的就是一种开关，它能按照一定的条件去控制信号的通过或不通过。条件去控制信号的通过或不通过。 门电路的输入和输出之间存在一定的逻辑关系门电路的输入和输出之间存在一定的逻辑关系(因果关系因果关系)，所以门电路又称为，所以门电路又称为逻辑门电路逻辑门电路。 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页下一页下一页总目录总目录 章目录章目录返回返

7、回上一页上一页 电平的高电平的高低一般用低一般用“1”和和“0”两种状两种状态区别，若规态区别，若规定定高电平为高电平为“1”，低电平，低电平为为“0”则称为则称为正逻辑正逻辑。反之。反之则称为则称为负逻辑负逻辑。若无特殊说明，若无特殊说明，均采用正逻辑。均采用正逻辑。100VUCC高电平高电平低电平低电平下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 标准标准TTL门电路的输入门电路的输入/输出逻辑电平输出逻辑电平 逻辑1(高电平)逻辑0(低电平)输入5 V2 V0.8 V0 VUIHUILUIH(min)UIL(max)逻辑1(高电平)逻辑0(低电平)输出5 V2.4 V0.4

8、 V0 VUOHUOLUOH(min)UOL(max)下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 CMOS门电路的输入门电路的输入/输出逻辑电平输出逻辑电平(a)5VCMOS电路电路; (b)3.3VCMOS电路电路逻 辑 1(高 电 平 )逻 辑 0(低 电 平 )输 入5 V3.5 V1.5 V0 VUIHUILUIH(min)UIL(max)逻 辑 1(高 电 平 )逻 辑 0(低 电 平 )输 出5 V4.4 V0.33 V0 VUOHUOLUOH(min)UOL(max)(a)逻 辑 1(高 电 平 )逻 辑 0(低 电 平 )输 入3.3 V2 V0.8 V0 VU

9、IHUILUIH(min)UIL(max)逻 辑 1(高 电 平 )逻 辑 0(低 电 平 )输 出3.3 V2.4 V0.4 V0 VUOHUOLUOH(min)UOL(max)(b)下一页下一页总目录总目录 章目录章目录返回返回上一页上一页输入输入A、B、C全为高电平全为高电平“1”时，时，输出输出 Y 为为“1”。输入输入A、B、C有低电平有低电平“0”时，时，输出输出 Y 为为“0”。0V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC0V3V下一页下一页总目录总目录 章目录章目录返回返回上一

10、页上一页逻辑逻辑即：有即：有“0”出出“0”， 全全“1”出出“1”Y=A B C&ABYC00000010101011001000011001001111ABYC下一页下一页总目录总目录 章目录章目录返回返回上一页上一页当当 B = 1 1 时，时，F = A 1 = A 与门打开与门打开当当 B = 0 0 时，时， F = A 0 = 0 0 与门关闭与门关闭信号输入端信号输入端 与与门也可以起控制门的作用门也可以起控制门的作用 &ABF=信号控制端信号控制端下一页下一页总目录总目录 章目录章目录返回返回上一页上一页0V0V0V0V0V3V3V3V3V0V0000001110111101

11、1001011101011111ABYC3V3V-U 12VRDADCABYDBC输入输入A、B、C全为低电平全为低电平“0”，输出输出 Y 为为“0”。输入输入A、B、C有一个为高电平有一个为高电平“1”，输出输出 Y 为为“1”。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3. 逻辑关系逻辑关系：逻辑逻辑即：有即：有“1”出出“1”， 全全“0”出出“0”Y=A+B+CABYC 100000011101111011001011101011111ABYC下一页下一页总目录总目录 章目录章目录返回返回上一页上一页信号输入端信号输入端信号控制端信号控制端当当 B = 0 0 时，时

12、，F = A+ 0=A 或门打开或门打开当当 B = 1 1 时，时，F =A+ 1=1=1 或门关闭或门关闭 或或门还可以起控制门的作用门还可以起控制门的作用 1 ABF=A+B下一页下一页总目录总目录 章目录章目录返回返回上一页上一页+UCC-UBBARKRBRCYT 1 0饱和饱和逻辑表达式：逻辑表达式：Y=A“0”10“1”“0”“1”AY非门的逻辑符号：非门的逻辑符号：1AY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页ABY1有有“0”出出“0”，全全“1”出出“1”有有“1”出出“1”，全全“0”出出“0”&ABY1 1ABY2Y2下一页下一页总目录总目录 章目录章目

13、录返回返回上一页上一页R1DR2F+12V +3V三极管非门三极管非门D1D2AB+12V二极管与门二极管与门与非门与非门下一页下一页总目录总目录 章目录章目录返回返回上一页上一页有有“0”出出“1”，全，全“1”出出“0”&ABCY&ABC00010011101111011001011101011110ABYCY= A B C1Y下一页下一页总目录总目录 章目录章目录返回返回上一页上一页R1DR2F+12V +3V三极管非门三极管非门D1D2AB-12V二极管或门二极管或门或非门或非门下一页下一页总目录总目录 章目录章目录返回返回上一页上一页有有“1”出出“0”，全，全“0”出出“1”1Y0

14、0010010101011001000011001001110ABYCABC 1YABC 1Y=A+B+C下一页下一页总目录总目录 章目录章目录返回返回上一页上一页R1DR2F+12V +3V三极管非门三极管非门D1D2AB+12V二极管与门二极管与门与或非门与或非门D1D2CD+12V二极管与门二极管与门D1D2-12V二极管或门二极管或门下一页下一页总目录总目录 章目录章目录返回返回上一页上一页Y=A B+ C D&AB1Y&CD 1Y&ABCD下一页下一页总目录总目录 章目录章目录返回返回上一页上一页Y=A B+ C DABCD YABCD Y0000000100100011010001

15、0101100111111011101000100110101011110011011110111111100000下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1、体积大、工作不可靠。、体积大、工作不可靠。2、需要不同电源。、需要不同电源。3、各种门的输入、输出电平不匹配。、各种门的输入、输出电平不匹配。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页TTL 晶体管晶体管- -晶体管逻辑集成电路晶体管逻辑集成电路集成门电路集成门电路双极型双极型TTL (Transistor-Transistor Logic Integrated Circuit , TTL)ECL (射

16、极耦合逻辑门射极耦合逻辑门)NMOSCMOSPMOS单极型单极型 （M Metal-etal-O Oxide-xide-( (MOS型型) ) S Semiconductoremiconductor，MOS）MOS 金属氧化物半导体场效应管集成电路金属氧化物半导体场效应管集成电路12.2.1 集成门电路的分类集成门电路的分类I2L门门(集成注入逻辑门集成注入逻辑门)下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 按逻辑功能来划分，集成逻辑门电路又可以按逻辑功能来划分，集成逻辑门电路又可以划分为：与门，或门，非门，与非门，或非门，划分为：与门，或门，非门，与非门，或非门，与或非门，异

17、或门等等，在数字集成电路中它们与或非门，异或门等等，在数字集成电路中它们都属于小规模集成电路。都属于小规模集成电路。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 CMOS 或或非门原理电路非门原理电路 A = 0 0，B = 0 0，PMOS1 和和 PMOS2 导通导通 NMOS1 和和 NMOS2 截止截止 A = 0 0，B = 1 1， PMOS1 和和 NMOS2 导通导通 NMOS1 和和 PMOS2 截止截止 A = 1 1，B = 0 0， NMOS1 和和 PMOS2 导通导通 PMOS1 和和 NMOS2 截止截止 A = 1 1，B = 1 1， PMOS1

18、 和和 PMOS2 截止截止 NMOS1 和和 NMOS2 导通导通 CMOS 或非门或非门 NMOS2PMOS1PMOS2FANMOS1DDDDSSSS+UBF = 1 1F = 0 0F = 0 0F = 0 0有有“1”出出“0”，全全“0”出出“1”下一页下一页总目录总目录 章目录章目录返回返回上一页上一页F1 AB1 10 00 00 00 0 0 00 10 11 01 01 11 1A B F 真值表真值表F = AB 或非门或非门 有有“1”出出“0”，全，全“0”出出“1”下一页下一页总目录总目录 章目录章目录返回返回上一页上一页i3VT Viii下一页下一页总目录总目录 章

19、目录章目录返回返回上一页上一页iii3VT V下一页下一页总目录总目录 章目录章目录返回返回上一页上一页TGuiuOCCTGuiuiCC1“1”TGuiuiCC1“0”下一页下一页总目录总目录 章目录章目录返回返回上一页上一页下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1E2E3E1 BCR1+5V下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1“1”(3.6V)4.3V钳位钳位2.1V“0”(0.3V)输入全高输入全高“1”,输出为输出为低

20、低“0”1V下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T11V(0.3V)“1”“0”输入有低输入有低“0”输出为输出为高高“1”VY 5-0.7-0.7 =3.6V下一页下一页总目录总目录 章目录章目录返回返回上一页上一页00010011101111011001011101011110ABYCY=A B CY&ABC下一页下一页总目录总目录 章目录章目录返回返回上一页上一页“1”控制端控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T1下一页下一页总目录总目录 章目录章目录返回返回上一页上一

21、页“0”控制端控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T11V1V下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 0 高高阻态阻态Z0 0 1 1 0 1 1 1 1 0 1 11 1 1 0ABEY1E0EABY 功能表功能表&YEBA逻辑符号逻辑符号EN下一页下一页总目录总目录 章目录章目录返回返回上一页上一页逻辑符号逻辑符号逻辑功能逻辑功能:F&ABE ENE = 0 0 F = ZE = 1 1 F = A BE = 1 1 F = ZE = 0 0 F = A BF&ABE EN高电平使能高电平使能低电平使能低电平使能逻辑符号逻辑符号下一页

22、下一页总目录总目录 章目录章目录返回返回上一页上一页“1”“0”“0”A1 B1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页四、四、TTL异或门异或门下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 000111100110ABYBABABAY ABY=1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页01110111000010AAAABABABAY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页门电路门电路小结小结门电路门电路 符号符号 表示式表示式与门与门& &A AB BY YA AB BY Y11或门或门非门非门1 1Y YA AY=ABY

23、=ABY=A+BY=A+BY= AY= A与非门与非门& &A AB BY YY= ABY= AB或非门或非门A AB BY Y11Y= A+BY= A+B异或门异或门=1=1A AB BY YY= AY= A B B下一页下一页总目录总目录 章目录章目录返回返回上一页上一页下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1、与门、与门 CBAY2、或门、或门 3、与非门、与非门 4、或非门、或非门 CBAYCBAYCBAY5、异或门、异或门 BABABAY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页或门或门与门与门非门非门或非门或非门下一页下一页总目录总目录 章目录章

24、目录返回返回上一页上一页BAY1BAY2有有“0”出出“1”，全，全“1”出出“0”下一页下一页总目录总目录 章目录章目录返回返回上一页上一页BAY1BAY2下一页下一页总目录总目录 章目录章目录返回返回上一页上一页下一页下一页总目录总目录 章目录章目录返回返回上一页上一页AAAA100011AAAAAAAAAA 01AAAA00=0 01=0 10=0 11=10+0=0 0+1=1 1+0=1 1+1=1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页CBABCAAABCACBACBA )()()(BCACBACBA )()()(CABACBA)()()(CABACBA )()(

25、CABABCBCA)(1BCAA=A1A A=A.ABBAABBAA+1=1 CBABCAA 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页110011111100BABABABA列状态表证明：列状态表证明：AB0001101111100100ABBABABABA0000下一页下一页总目录总目录 章目录章目录返回返回上一页上一页公式名称公式名称 公式内容公式内容自等律自等律A+ 0 0 = AA 1 1 = A0-1律律A+ 1 1=1 1A 0 0= 0 0重叠律重叠律A+ A = AA A = A互补律互补律 还原律还原律A = A表表12.3.1 逻辑代数的基本公式（逻辑代数

26、的基本公式（1） A+ A = 1A A = 0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 公式名称公式名称 公式内容公式内容 交换律交换律 结合律结合律 分配律分配律 吸收律吸收律 反演律反演律 (摩根定律摩根定律)A+B = B+AA B = B AA+(B+C) = B+(C+A) = C+(A+B) A (B C) = B (C A)=C (A B)A+(B C) = (A+B) (A+C)A (B + C) = (A B) + (A C)A+(A B) = AA (A + B) = A A B = A + B A + B = A B 表表12.3.1 逻辑代数的基本公

27、式（逻辑代数的基本公式（2） 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 将逻辑函数输入变量取值的不同组合与所对应将逻辑函数输入变量取值的不同组合与所对应的输出变量值用列表的方式一一对应列出的表格。的输出变量值用列表的方式一一对应列出的表格。n2n个输入变量个输入变量 种组合种组合。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 设：开关闭合其状态为设：开关闭合其状态为“1”，断开为，断开为“0”灯亮其状态为灯亮其状态为“1”，灯灭为，灯灭为“0” 0 0 0 0 C 0 0 1 10 1 0 10 1 1

28、01 0 0 11 0 1 01 1 0 01 1 1 1变量变量下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 1.将输出变量值为将输出变量值为“1”所对应的输入变量的取值组所对应的输入变量的取值组合作为一个乘积项，在这个乘积项中，值为合作为一个乘积项，在这个乘积项中，值为“1”的输入的输入变量写为原变量的形式，值为变量写为原变量的形式，值为“0”的输入变量写为反变的输入变量写为反变量的形式；量的形式； 2. 将这些乘积项相加，即可得到将这些乘积项相加，即可得到“与或与或”逻辑函数逻辑函数式。式。 由真值表写出逻辑函数式的方法由真值表写出逻辑函数式的方法 由若干个变量乘积项之和构

29、成的逻辑函数式由若干个变量乘积项之和构成的逻辑函数式称为称为“与或与或”表达式。表达式。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页取取 Y=“1”( 或或Y=“0” ) 列逻辑式列逻辑式取取 Y = “1”对应于对应于Y=1，一种组合中，输入变一种组合中，输入变量之间是量之间是“与与”关系，关系， 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1CBA 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页ABCCBACBACBAY 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0

30、 11 0 1 01 1 0 01 1 1 1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页YCBA&1CBAABCCBACBACBAY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 将输入变量每一种可能出现的取值与对应的输将输入变量每一种可能出现的取值与对应的输出值依次排列起来所得到的电平波形图即称为逻辑函出值依次排列起来所得到的电平波形图即称为逻辑函数的波形图。数的波形图。ABCCBACBACBAY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例1：化简化简CABCBACBAABCY)()(BB

31、CABBACCAAC A例例2：ABAAB CBCBA)(CBCBACBACBACBAY化简化简A+AB=ABABAA)(CCA BABA下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例3：化简化简CBCAABY)(AACBCAABCBACACABABCAABA+A=1A1=A下一页下一页总目录总目录 章目录章目录返回返回上一页上一页ABBABABA,下一页下一页总目录总目录 章目录章目录返回返回上一页上一页BA0101BABABABABCA00100m01 11 101m3m2m4m5m7m6mAB000m01 11 101m3m2m4m5m7m6mCD0001111012m1

32、2m15m14m8m9m11m10m下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1111 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1ABC001001 11 10下一页下一页总目录总目录 章目录章目录返回返回上一页上一页ABC001001 11 101111ABCCBACBACBAY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页BCAABCCAB 例如：例如：BCCABY BCAACAB)( ABC001001 11 10111下一页下一页总目录总目录 章目录章目录返回返回上一页上一页解：解：

33、0100011110001110CDABAB111111B CD11 ACD ABC11AC1111两次填两次填10000例例 ：用卡诺图表示逻辑函数：用卡诺图表示逻辑函数F(AF(A，B B，C C，D)D)ACBCADCBABDCA DCA DCBA DCBA 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1.画卡诺图画卡诺图2.合并最小项合并最小项3.写出最简写出最简“与或与或”逻辑式逻辑式用卡诺图化简逻辑函数的一般规则：用卡诺图化简逻辑函数的一般规则： 如果有如果有2n个值为个值为1的相邻最小项（的相邻最小项（n=1，2，3)排成一个矩形组，则它们必可合并为一个乘积项，并排

34、成一个矩形组，则它们必可合并为一个乘积项，并可以消去可以消去n个变量因子，合并后的结果中仅包含这些个变量因子，合并后的结果中仅包含这些最小项的公共变量因子。最小项的公共变量因子。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页ABC00 01 11 100 11 1Y=ABC+ABC =AC利用对称相邻性可以实现化简利用对称相邻性可以实现化简 如果是两个几何相邻单元取值同为如果是两个几何相邻单元取值同为1，则可以，则可以合并为一项，并消去一个变量。合并为一项，并消去一个变量。ABC00 01 11 100 11 1利用利用A+A=1的关系的关系Y=ABC+ABC =BC(A+A) =

35、BC下一页下一页总目录总目录 章目录章目录返回返回上一页上一页ABCD00 01 11 1000 01 11 1011CDBCDBACDBAY 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 如果是四个几何相邻单元取值同为如果是四个几何相邻单元取值同为1，则可以，则可以合并为一项，并消去两个变量。合并为一项，并消去两个变量。ABC00 01 11 100 1 1 1 1 1ABC00 01 11 100 1 1 1 1 1Y=AY= ABC+ABC+ABC+ABC =AC(B+B)+AC(B+B)=AC+AC=CY=ABC+ABC+ABC+ABC下一页下一页总目录总目录 章目录章目

36、录返回返回上一页上一页ABCD00 01 11 1000 01 11 10ABCD00 01 11 1000 01 11 1011111 11 1Y= BD错误的圈法错误的圈法正确的圈法正确的圈法下一页下一页总目录总目录 章目录章目录返回返回上一页上一页ABCD00 01 11 1000 01 11 101 1 1 11 1 1 1Y= D 如果是八个相邻单元取值同为如果是八个相邻单元取值同为1，则可以合并为，则可以合并为一项，并消去三个变量。一项，并消去三个变量。ABC00 01 11 100 11 1 1 11 1 1 1Y= 1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页

37、(1)在满足合并规则的条件下，每个矩形组应包含尽在满足合并规则的条件下，每个矩形组应包含尽可能多的最小项；可能多的最小项； (2)每个矩形组中值为每个矩形组中值为1的最小项的个数必须是的最小项的个数必须是2n个；个； (3)矩形组的数目应尽可能少；矩形组的数目应尽可能少； (4)每个矩形组至少应包含一个新的最小项；每个矩形组至少应包含一个新的最小项； (5)各最小项可以重复使用，各最小项可以重复使用， 即同一个等于即同一个等于1的单元格的单元格可以被圈在不同的矩形组内；可以被圈在不同的矩形组内； (6)所有等于所有等于1的单元格都必须被圈过。的单元格都必须被圈过。用卡诺图化简应遵循的原则用卡诺

38、图化简应遵循的原则下一页下一页总目录总目录 章目录章目录返回返回上一页上一页ABC001001 11 101111ABCCABCBABCAY用卡诺图表示并化简。用卡诺图表示并化简。解：解：下一页下一页总目录总目录 章目录章目录返回返回上一页上一页ABC001001 11 101111解：解：三个圈最小项分别为：三个圈最小项分别为：合并最小项合并最小项ABCCBAABCBCACABABC BCACABABACBCY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页00ABC1001 11 101111解：解：CACBYAB0001 11 10CD000111101111DBY CBABC

39、ACBACBAY(1)(2)DCBADCBADCBADCBAY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页解：解：DBAYAB0001 11 10CD000111101DBDBCBAAY111111111下一页下一页总目录总目录 章目录章目录返回返回上一页上一页下一页下一页总目录总目录 章目录章目录返回返回上一页上一页下一页下一页总目录总目录 章目录章目录返回返回上一页上一页Y = Y2 Y3= A AB B AB.A B.A B.A. .A BBY1.AB&YY3Y2.下一页下一页总目录总目录 章目录章目录返回返回上一页上一页反演律反演律反演律反演律下一页下一页总目录总目录 章

40、目录章目录返回返回上一页上一页ABY001 100111001=A B下一页下一页总目录总目录 章目录章目录返回返回上一页上一页.A B.Y = AB AB .AB.BAYA B = AB +AB下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 =1ABY逻辑符号逻辑符号=A BABY001 100100111下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 0 0=1 0 1=0 1 0=0 1 1=1 ABBAY=A BA A=1A A=0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页ABY001 100111001=A B“异或异或”与与“同或同或”之间的

41、关系之间的关系 ABY001 100100111=A B A B =A B =A B A B下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例例12.3.1 分析图示密码锁电路的密码。输出变量分析图示密码锁电路的密码。输出变量F1和和F2分别分别为开锁和报警信号，为为开锁和报警信号，为“1”时分别表示开锁和报警。时分别表示开锁和报警。S为钥匙为钥匙开关。开关。S +5VA B C D E F1F211 1 ABCDE F1 = S S A B C D E = 1 1 开锁开锁1 1 0 01 10 01 1 = 1 1 报警报警1 11 11 11 11 1密码为：密码为：1 0 1

42、 0 11 0 1 0 1。 ABCDE F2 = S S A B C D E 解：解： = 0 0 不报警不报警= 0 0 不开锁不开锁下一页下一页总目录总目录 章目录章目录返回返回上一页上一页下一页下一页总目录总目录 章目录章目录返回返回上一页上一页三三人人表表决决电电路路 例例1：试用最少的与非门设计一个三人多数表决：试用最少的与非门设计一个三人多数表决电路。逻辑功能为：当两人或两人以上同意时决议通电路。逻辑功能为：当两人或两人以上同意时决议通过，否则决议被否决。过，否则决议被否决。10A+5VBCRY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页ABC00011110011

43、275346001110010ABCY00000001101110001111010010111011真值表真值表解：解： BCACABY BCACAB BCACAB 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页三人表决电路三人表决电路10A+5VBCRY&BCACABY 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 ( 0 0 0 0 C Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1CBACBACBACBAY 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页CBACBACBACBAY ABCCBAC

44、BACBAY BCACBACBACBAABC001001 11 101111 0 0 0 0 C Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页YCBA011001111101&11&1010BCACBACBACBAY下一页下一页总目录总目录 章目录章目录返回返回上一页上一页12.6 加法器加法器下一页下一页总目录总目录 章目录章目录返回返回上一页上一页0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位 半加半加 全加全加下一页下一页总目录总目录 章目录章目录

45、返回返回上一页上一页下一页下一页总目录总目录 章目录章目录返回返回上一页上一页A B S C0 0 0 00 1 1 01 0 1 01 1 0 1BABABASABC .ABSCABC 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页输入输入-1表示来自低位的进位表示来自低位的进位AiBiCi-1SiCi下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii1iiiiCBACBACBACBAC1ii1iiiiCACBBA1iiiCBA0 0 0 0 00 0 1 1 00 1 0 1 00 1

46、1 0 1 0 0 01 0 1 0 1 1 0 0 1 1 1 1 1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页1ii1iiiii CACBBAC1iiiiCBAS&=11CiSi&=1AiBiCi-1SiCi下一页下一页总目录总目录 章目录章目录返回返回上一页上一页ii1iii)(BACBA1iiiiCBAS1iii1iii1iii1iiiiCBACBACBACBAC.ABSCBASABC 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页根据逻辑表达式画出逻辑电路根据逻辑表达式画出逻辑电路Si = Ai Bi Ci1Ci = （Ai Bi）Ci1 + AiBi A

47、i Bi Ci1 Si Ci CI CO全加器全加器 全加器全加器 AiBiAi Bi Si Ci COAi Bi 1(Ai Bi ) Ci(Ai Bi ) Ci1 COCi1 S S下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 4 位全加器逻辑图：位全加器逻辑图： CI COCI COCI COCI COF4F3F2F1C4C3C2C1C0A4 B4A3 B3A2 B2A1 B1 4 位全加器逻辑图位全加器逻辑图 串行进位方式串行进位方式下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 74LS183是集成加法器电路组件，含有两是集成加法器电路组件，含有两个独立的全加

48、器。个独立的全加器。（a）1/2逻辑图逻辑图 （b）图形）图形符号符号下一页下一页总目录总目录 章目录章目录返回返回上一页上一页74LS183的外观及管脚排列的外观及管脚排列下一页下一页总目录总目录 章目录章目录返回返回上一页上一页例：试用例：试用74LS183构成一个四位二进制数相加构成一个四位二进制数相加 的电路的电路S0S1S2C3A2 B2A1 B12Ci 2S 1Ci 1S2A 2B 2Ci-1 1A 1B 1Ci -174LS1832Ci 2S 1Ci 1S2A 2B 2Ci-1 1A 1B 1Ci -174LS183S3A0 B0A3 B3下一页下一页总目录总目录 章目录章目录返

49、回返回上一页上一页 n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个信息。个信息。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页控制信息控制信息编码器编码器二进制代码二进制代码编码器的分类编码器的分类 可实现编码功能的组合逻辑电路。可实现编码功能的组合逻辑电路。 普通编码器普通编码器 优先编码器优先编码器 二进制编码器二进制编码器 二二- -十进制编码器十进制编码器 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页编码器编码器一、普通编码器一、普通编码器 每次只允许输入一个控制信息的编码器。每次只允许输入一个控制信息的编码器。 1. 二进

50、制编码器二进制编码器 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页当当 n = 2 时，即为时，即为 4 线线2 线编码器：线编码器： 四个需要四个需要编码的信号编码的信号 两位二进制代码两位二进制代码F1F2A0A1A2A3二进二进制编制编码器码器0 00 00 10 11 1 0 01 1 1 1 4 线线-2 线编码器线编码器 输入输入F2 F1A0A3A1A2 输出输出 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0编码表编码表下一页下一页总目录总目录 章目录章目录返回返回上一页上一页0 00