计算机组成原理-第4章存储器系统课件.ppt

1、 第 四 章 存 储 器 系 统 4.1 4.1 存储器概述存储器概述4.2 4.2 存储器子系统组成和接口存储器子系统组成和接口4.3 4.3 I/OI/O子系统组成和接口子系统组成和接口4.4 4.4 辅助存储器辅助存储器4.5 4.5 相对简单计算机相对简单计算机4.6 4.6 实例：一台基于实例：一台基于80858085的计算机的计算机同济大学 软件学院4.1 存储器概述 存储器存储器 计算机的存储部件，用于存放程序和数据。计算机的存储部件，用于存放程序和数据。 计算机发展的计算机发展的重要问题重要问题之一，就是如何设计容量之一，就是如何设计容量 大、速度快、价格低的存储器。大、速度快

2、、价格低的存储器。 本章讨论本章讨论: :存储器的基本结构与读写原理存储器的基本结构与读写原理4.1.1 存储器的种类1. 按存储介质分类 存储介质特点：存储介质特点：两种稳定状态；两种稳定状态；方便检测；方便检测； 容易相互转换。容易相互转换。 (1) (1) 半导体存储器：半导体存储器：速度快，用作内存。速度快，用作内存。 记忆原理：触发器、电容（静态、动态）记忆原理：触发器、电容（静态、动态） 双极型晶体管（双极型晶体管（ECLECL、TTLTTL、I I2 2L L） 场效应管型场效应管型MOS MOS （PMOSPMOS、NMOSNMOS、CMOSCMOS） (2) (2) 磁表面存

3、储器：磁表面存储器：容量大，用作外存。容量大，用作外存。 (3) (3) 光存储器：光存储器：可靠性高，保存时间长。可靠性高，保存时间长。2. 按存储方式分类 存储方式：存储方式：访问存储单元的方法。访问存储单元的方法。 两个名词术语：两个名词术语： 存储位元：存储位元：记录（存储）一位二进制信息的存储记录（存储）一位二进制信息的存储 介质区域或存储元器件。介质区域或存储元器件。 存储单元：存储单元：存储一个机器字或一个字节，且具有存储一个机器字或一个字节，且具有 唯一地址的存储场所。唯一地址的存储场所。 (1) (1) 随机访问存储器随机访问存储器RAMRAM 存储器的任意单元都可随机访问。

4、存储器的任意单元都可随机访问。 访问时间与存储单元的位置无关访问时间与存储单元的位置无关 (2) (2) 只读存储器只读存储器ROMROM 正常工作时只读，能随机读出，不能随机写入。正常工作时只读，能随机读出，不能随机写入。 MROM MROM：只读：只读 PROM PROM：一次写：一次写 可多次改写可多次改写ROMROM：EPROMEPROM、E E2 2PROMPROM(3) (3) 顺序存取存储器顺序存取存储器 信息以文件形式组织，一个文件包含若干个块，信息以文件形式组织，一个文件包含若干个块， 一个块包含若干字节；一个块包含若干字节； 存储时以数据块为单位存储，数据的存储时间存储时以

5、数据块为单位存储，数据的存储时间 与数据物理位置关系极大；与数据物理位置关系极大； 速度慢，容量大，成本低；速度慢，容量大，成本低； 磁带、电荷耦合器件磁带、电荷耦合器件CCDCCD、VCDVCD(4) (4) 直接存取存储器直接存取存储器 信息的组织同顺序存取存储器。对信息信息的组织同顺序存取存储器。对信息 的存储分两步：先随机查找数据区域，找到的存储分两步：先随机查找数据区域，找到 后再顺序存储。后再顺序存储。 例：磁盘例：磁盘盘片盘片磁道磁道扇间空隙扇间空隙扇区扇区3. 按存储器信息的可保存性分(1)(1) 断电后是否丢失数据断电后是否丢失数据 易失性易失性存储器存储器 特点：特点：断电

6、后，信息就丢失。如断电后，信息就丢失。如SRAMSRAM 非非易失性易失性存储器存储器( (永久性存储器永久性存储器) ) 特点：特点：断电后，信息不丢失。如磁盘断电后，信息不丢失。如磁盘(2) (2) 读出后是否保持数据读出后是否保持数据 破坏性存储器破坏性存储器 特点：特点：读出时，原存信息被破坏，需重写。读出时，原存信息被破坏，需重写。 如：如：DRAMDRAM 非破坏性存储器非破坏性存储器 特点：特点：读出时，原存信息不被破坏。读出时，原存信息不被破坏。 如：如：SRAM SRAM 4. 按在计算机系统中的作用分类 (1) (1) 高速缓冲存储器：高速缓冲存储器：位于主存和位于主存和C

7、PUCPU之间之间 (2) (2) 主存储器主存储器 (3) (3) 辅助存储器：辅助存储器：不能由不能由CPUCPU的指令直接访问，的指令直接访问， 必须通过专门的程序或专门的通道把所需必须通过专门的程序或专门的通道把所需 的信息与主存进行成批交换，调入主存后的信息与主存进行成批交换，调入主存后 才能使用。才能使用。4.1.2 主存储器的基本操作 1.主存与CPU之间的连接MDRMARCPU主主 存存读读数据总线数据总线地址总线地址总线写写 地址总线 地址 寄存器 MAR 地址译码器 地址驱动电路 存储体 读写电路 数据 寄存器 MDR 数据总线 存储控制电路 读信号 写信号 2.主存储器的

8、基本组成 3. 主存的基本操作 MARMAR：地址寄存器地址寄存器 MDRMDR：数据寄存器数据寄存器CPU读操作（取操作）读操作（取操作）地址地址（MAR）ABMEM读命令读命令（Read）CBMEMMEM存储单存储单元内容元内容（M）DBMDRCPU写操作（存操作）写操作（存操作）地址地址（MAR）ABMEM写命令写命令（Write）CBMEMMEM存储单元存储单元MDBMDR 从系统的角度看计算机怎样执行这些操作图图4.2 4.2 存储器读写数据的操作时序存储器读写数据的操作时序 (1) (1) 存储容量：存储容量：存储器所能存储的二进制信息总量。存储器所能存储的二进制信息总量。 (2)

9、 (2) 速度速度: : 主存的一项重要技术指标。主存的一项重要技术指标。 存取时间：存取时间：又称访问时间，是指从启动一次存储又称访问时间，是指从启动一次存储 器操作到完成该操作所经历的时间。器操作到完成该操作所经历的时间。 存储周期存储周期: : 指连续启动两次独立的存储体操作所指连续启动两次独立的存储体操作所 需的最小时间间隔。它包括存储器的存取时间和需的最小时间间隔。它包括存储器的存取时间和 自身恢复时间。自身恢复时间。 4.1.3 存储器的主要技术指标 (3) (3) 带宽带宽（存储器数据传输率、频宽）（存储器数据传输率、频宽）: :存储器单位时间存储器单位时间 所存取的二进制信息的

10、位数。所存取的二进制信息的位数。 带宽存储器总线宽度带宽存储器总线宽度/ /存取周期存取周期(4) (4) 价格（每位价格）价格（每位价格） 除上述指标外，影响存储器性能的还有功耗、除上述指标外，影响存储器性能的还有功耗、 可靠性等因素。可靠性等因素。4.2 存储器子系统组成和接口4.2.1 半导体存储器的种类 主存储器主要由半导体存储器实现主存储器主要由半导体存储器实现 半导体存储器（按存储方式分）半导体存储器（按存储方式分） （1 1）随机存取存储器）随机存取存储器 （Random Access MemoryRandom Access Memory，RAMRAM） （2 2）只读存储器）只

11、读存储器 （Read-Only MemoryRead-Only Memory，ROMROM） 它们各自有许多不同的类型。它们各自有许多不同的类型。4.2.1.1 ROM芯片 1. 按可编程方式和频度的不同，ROM芯片有几种不同 的类型： (1) (1) 掩膜式掩膜式ROMROM（或简单地称为（或简单地称为ROMROM） 在芯片制作时就将数据编程进去了。一在芯片制作时就将数据编程进去了。一 旦安装完毕，数据就不再更改。旦安装完毕，数据就不再更改。 双极型固定掩模型双极型固定掩模型ROMROM(2) (2) PROMPROM( (可编程可编程ROM)ROM) 可由用户使用标准的可由用户使用标准的P

12、ROMPROM编程器编程。编程器编程。 具有保险丝一样的内部连接，只能编程一次。具有保险丝一样的内部连接，只能编程一次。 存储位元的基本结构有两种：存储位元的基本结构有两种： 全全“1”1”熔断丝型、全熔断丝型、全“0”0”肖特基二极管肖特基二极管型型 双极熔丝型双极熔丝型PROMPROM存储矩阵存储矩阵(3) (3) EPROMEPROM是可擦除是可擦除PROMPROM 能编程，内容可以擦除，即可以重复编程。能编程，内容可以擦除，即可以重复编程。 编程类似电容器充电，紫外线照射可重置其内编程类似电容器充电，紫外线照射可重置其内 容。容。叠栅注入叠栅注入MOSMOS管（管（Stacked-ga

13、te Injection MOSStacked-gate Injection MOS，SIMOSSIMOS） (4) (4) EEPROMEEPROM，或，或E E2 2PROMPROM，电可擦除，电可擦除PROMPROM 和和EPROMEPROM相似，但用电擦除和重编程，不用相似，但用电擦除和重编程，不用 紫外线。可修改个别单元，重编程只要几秒钟。紫外线。可修改个别单元，重编程只要几秒钟。(5) (5) flash Eflash E2 2PROMPROM IntelIntel公司公司 8080年代后期年代后期 一种高密度、非易失性的可读一种高密度、非易失性的可读/ /写存储器写存储器 可用电

14、擦除数据块，而不是单个的存储单可用电擦除数据块，而不是单个的存储单 元。元。兼备了兼备了EEPROMEEPROM和和RAMRAM的优点的优点。 2. 不管哪一种ROM，它们的外部配置几乎一样。 把存储体及其外围电路（包括地址译码与驱动把存储体及其外围电路（包括地址译码与驱动电路、读写放大电路及时序控制电路等电路、读写放大电路及时序控制电路等) )）集成在一块）集成在一块硅片上，称为硅片上，称为存储器芯片。存储器芯片。 译译码码驱驱动动存存储储体体读读写写电电路路片选线片选线(使能端使能端)读读/写控制线写控制线地地址址线线数数据据线线存储器芯片的基本结构存储器芯片的基本结构ROM芯片：芯片：2

15、 2n n m m位位 则它有：则它有：n n个地址输入个地址输入An-1An-1A0A0 m m个数据输出个数据输出Dm-1Dm-1D0D0 芯片使能输入端（芯片使能输入端（CECE） 输出允许端（输出允许端（OEOE） 除掩膜式除掩膜式ROMROM，其它所有的，其它所有的ROMROM都有一个编程都有一个编程 控制输入端（控制输入端（VPPVPP），用来控制向芯片输入数据。），用来控制向芯片输入数据。4.2.1.2 RAM芯片 1. 按保持数据方式的不同，RAM芯片分为： (1) (1) 动态动态RAMRAM（DRAMDRAM） 利用利用MOSMOS晶体管极电容晶体管极电容( (或或MOSM

16、OS电容电容) )上充上充 积的电荷来存储信息的。积的电荷来存储信息的。 通常定义：电容充电至通常定义：电容充电至高电平，为高电平，为1 1； 电容放电至电容放电至低电平，为低电平，为0 0。 由于有漏电阻存在，电容上的电荷不可由于有漏电阻存在，电容上的电荷不可 能长久保存，需要周期地对电容进行充电，能长久保存，需要周期地对电容进行充电， 以补允泄漏的电荷，这就叫以补允泄漏的电荷，这就叫刷新刷新。 C0WCTD单管单管MOSMOS动态存储位元电路动态存储位元电路定义：定义：C C上有电荷上有电荷 “1”“1” C C无电荷无电荷 “0” “0”保持：保持：字线字线w w低，低，T T截止，截止

17、， 切断了切断了C C的通路，的通路，C C 上电荷状态保持不上电荷状态保持不 变。当然由于漏电变。当然由于漏电 存在，需刷新。存在，需刷新。写入操作写入操作 写入写入“1”1”，位线，位线D D上加高电位，对电容上加高电位，对电容C C充电。充电。 写入写入“0”0”，位线，位线D D上加低电位，电容上加低电位，电容C C通过通过T T放电。放电。读操作读操作 当当T T导通以后，若原存信息为导通以后，若原存信息为“1”1”，电容，电容C C上的电上的电荷通过荷通过T T输出到位线上，在位线上检测到电流，表示所输出到位线上，在位线上检测到电流，表示所存信息为存信息为“1”1”。 若原存信息为

18、若原存信息为“0 0，电容，电容C C上几乎无电荷，在位线上上几乎无电荷，在位线上检测不到电流，表示所存信息为检测不到电流，表示所存信息为“0”0”。(2) (2) 静态静态RAMRAM（SRAMSRAM） 利用触发器来存储信息利用触发器来存储信息 。一旦写入数据，。一旦写入数据， 内容一直保持有效，不需要刷新。内容一直保持有效，不需要刷新。 一种一种六管静态存贮六管静态存贮元件电路，元件电路，它由两个反它由两个反相器彼此交叉反馈构成相器彼此交叉反馈构成一个双稳态触发器。一个双稳态触发器。定义：定义：T T1 1通导，通导，T T2 2截止，截止，为为“1”1”状态；状态； T T2 2 通导

19、，通导， T T1 1 截止，为截止，为 “ “ 0 ” 0 ” 状状态。态。 字驱动线 W Vcc T3 T4 T1 T2 T5 T6 位线 D 位线 D A B 保持保持 字驱动线字驱动线W W处于低电位时，处于低电位时，T5T5、T6T6截止，切断了两根截止，切断了两根位线与触发器之间的联系。位线与触发器之间的联系。写入操作写入操作 写入写入“1”1”：位线：位线D D上加低电位，位线上加低电位，位线D D上加高电位，上加高电位，即即B B点为高电位，点为高电位，A A点为低电位，点为低电位，导致导致T1T1导通，导通，T2T2截止截止，保存了信息保存了信息“1”1”。 写入写入“0”0

20、”：位线：位线D D上加高电位，位线上加高电位，位线D D上加低电位，上加低电位，即即B B点为低电位，点为低电位，A A点为高电位，点为高电位，导致导致T2T2导通，导通，T1T1截止，截止，保存了信息保存了信息“0”0”。 D读操作读操作 若原存信息为若原存信息为“1”1”，即，即T1T1导通，导通，T2T2截止。这时截止。这时B B点为高电位，点为高电位，A A点为低电位，分别传给两根位线，使得点为低电位，分别传给两根位线，使得位线位线D D为低电位，位线为低电位，位线D D为高电位，表示读出的信息为为高电位，表示读出的信息为“1”1”。 若原存信息为若原存信息为“0”0”，即，即T2T

21、2导通，导通，T1T1截止。这时截止。这时A A点为高电位，点为高电位，B B点为低电位，分别传给两根位线，使得点为低电位，分别传给两根位线，使得位线位线D D为高电位，位线为高电位，位线D D为低电位，表示读出的信息为为低电位，表示读出的信息为“0”0”。2. 动态RAM与静态RAM的比较 集成度、功耗、容量、速度、集成度、功耗、容量、速度、价格价格3. 两种RAM外部配置相同 2 2n nm m的芯片都有：的芯片都有： n n个地址输入个地址输入 m m个双向数据引脚个双向数据引脚 （正常操作条件下数据引脚也可输入数据）（正常操作条件下数据引脚也可输入数据） 芯片使能端（芯片使能端（CEC

22、E或者或者CECE） 读使能端（读使能端（RDRD或或RDRD） 写使能端（写使能端（WRWR或或WRWR） 或一个组合的信号，如或一个组合的信号，如R/WR/W4.2.2 内部芯片组成 ROMROM、RAMRAM芯片内部组成相似。芯片内部组成相似。1. 线性组成（linear organizationlinear organization） 随着单元数量的增加，线性组成中地址译码随着单元数量的增加，线性组成中地址译码 器的规模变得相当的大。此时可使用多维译码。器的规模变得相当的大。此时可使用多维译码。 图图4.4 84.4 82 2的的ROMROM芯片的内部线性组成芯片的内部线性组成 三位地

23、址被译码，以选择三位地址被译码，以选择8 8个单元中的个单元中的1 1个，个， 但但CECE要有效。如果要有效。如果CE=0,CE=0,译码器无效，则不选译码器无效，则不选 择任何单元。译码选中单元的三态缓冲器有效，择任何单元。译码选中单元的三态缓冲器有效， 允许数据传送到输出缓冲器中。如果允许数据传送到输出缓冲器中。如果CE=1CE=1且且 OE=1OE=1，则输出缓冲器有效，数据从芯片中输出；，则输出缓冲器有效，数据从芯片中输出； 否则，输出是三态。否则，输出是三态。线性组成线性组成的存储器芯片（的存储器芯片（6464字字8 8位）位）CE2. 二维组成（two-dimensional o

24、rganizationtwo-dimensional organization） 多维译码带来的节省很重要。多维译码带来的节省很重要。 如如:4096:40961 1的芯片，其线性组成需要一个的芯片，其线性组成需要一个121240964096 译码器，大小与输出的数量（译码器，大小与输出的数量（40964096）成正比。如）成正比。如 果排列成果排列成64646464的二维数组，则要两个的二维数组，则要两个6 66464译译 码器，大小正比于码器，大小正比于2 26464。两个译码器一起大约。两个译码器一起大约 是那个大译码器大小的是那个大译码器大小的3%3%。 图图4.5 84.5 82 2

25、的的ROMROM芯片的内部二维组成芯片的内部二维组成 二维组成二维组成的存储器芯片（的存储器芯片（16161 1位）位） X 地址译码器 A3 2 位地址 A2 A1 A0 0,0 X0 0,1 0,3 1,0 X1 1,1 1,3 2,0 X2 2,1 2,3 读写控 制电路 数据 D 读写信 号 R/W 片选信 号 CS 0,2 1,2 2,2 3,0 X3 3,1 3,3 3,2 Y 地址译码器 2 位地址 Y0 Y1 Y2 Y3 4.2.3 存储器子系统的组成 构造单个芯片的存储器只需从系统总线上连接地址、构造单个芯片的存储器只需从系统总线上连接地址、数据和控制信号。大多数存储器系统需

26、要组合多个芯片。数据和控制信号。大多数存储器系统需要组合多个芯片。要组成一个主存储器，需要要组成一个主存储器，需要考虑的问题考虑的问题： 如何选择芯片如何选择芯片 根据存取速度、存储容量、电源电压、功耗及成本等根据存取速度、存储容量、电源电压、功耗及成本等方面的要求进行芯片的选择。方面的要求进行芯片的选择。 所需的芯片数量所需的芯片数量 单元位数每片芯片单元数单元位数存储器总单元数芯片总片数/例：例：用用1K1K4 4位位芯片组成芯片组成32K32K8 8位位的存储器，所需芯片为：的存储器，所需芯片为： 如何把许多芯片连接起来。如何把许多芯片连接起来。 通常存储器芯片在单元数和位数方面都与实际

27、存储器通常存储器芯片在单元数和位数方面都与实际存储器要求有很大差距，所以需要在字方向和位方向两个方面进要求有很大差距，所以需要在字方向和位方向两个方面进行扩展行扩展。（片）位位6441K832K 一、组合构造多位 连接芯片相应的地址和控制信号，数据引脚连连接芯片相应的地址和控制信号，数据引脚连 到数据总线的不同位。到数据总线的不同位。 例：例：2 2个个8 82 2的芯片组合成一个的芯片组合成一个8 84 4的存储器的存储器 共同的三位地址输入，共同的共同的三位地址输入，共同的CECE、OEOE信号。信号。 第一个芯片数据引脚连到数据总线的第第一个芯片数据引脚连到数据总线的第3 3位位 和第和

28、第2 2位，位， 第二个芯片数据引脚则连在第第二个芯片数据引脚则连在第1 1位和第位和第0 0位。位。 图图4.6 4.6 由两个由两个8 82ROM2ROM芯片构成的芯片构成的8 84 4存储器子系统存储器子系统 用用4K4K2 2位的位的RAMRAM存储芯片构成存储芯片构成4K4K8 8位的存储器位的存储器 二、组合构造多字 两个两个8 82 2芯片组芯片组成一个成一个16162 2的存储的存储子系统。子系统。 图图4.74.7（a a）使用）使用高位交叉高位交叉，各芯片高，各芯片高位地址相同，位地址相同， 同一芯片所有存同一芯片所有存储单元在系统内存中储单元在系统内存中相邻。相邻。 图图

29、4.74.7（b b）用的是）用的是低位交叉低位交叉，各芯片低位，各芯片低位地址相同。地址相同。 低位交叉能为流水低位交叉能为流水线存储器访问提供速度线存储器访问提供速度上的优势，对能同时从上的优势，对能同时从多于一个存储器单元中多于一个存储器单元中读取数据的读取数据的CPUCPU来说，来说，低位交叉也存在速度上低位交叉也存在速度上的优势。的优势。 例：用例：用16K16K8 8位位的的RAMRAM存储器芯片构成存储器芯片构成64K64K8 8位位的存储器。的存储器。 需要需要4 4片片16K16K8 8位的芯片位的芯片 64K64K8 8位的存储器：位的存储器：1616位地址线位地址线A15

30、A15A0A0 16K 16K8 8位的芯片的片内地址线：位的芯片的片内地址线：1414根根 用用1616位地址线中的低位地址线中的低1414位位A13A13A0A0进行片内寻址进行片内寻址 高两位地址高两位地址A15A15、A14A14用于选择芯片用于选择芯片设存储器从设存储器从0000H0000H开始连续编址，则四块芯片的地址分配：开始连续编址，则四块芯片的地址分配： 第一片地址范围为：第一片地址范围为：0000H0000H3FFFH3FFFH 第二片地址范围为：第二片地址范围为：4000H4000H7FFFH7FFFH 第三片地址范围为：第三片地址范围为：8000H8000HBFFFHB

31、FFFH 第四片地址范围为：第四片地址范围为：C000HC000HFFFFHFFFFHA15A14 A13A12A2A1A0 00 00000000000000 00 111111111111110000H3FFFH第一片 01 00000000000000 01 111111111111114000H7FFFH第二片 10 00000000000000 10 111111111111118000HBFFFH第三片 11 00000000000000 11 11111111111111C000HFFFFH第四片片内地址片内地址芯片使能芯片使能端地址端地址CE0CE1CE2CE3三、字、位扩展用

32、用2K2K4 4位位的存储芯片构成的存储芯片构成4K4K8 8位位存储器存储器 2K4 位 RAM 芯片 A10 12 位地址 2K4 位 RAM 芯片 2K4 位 RAM 芯片 2K4 位 RAM 芯片 A9 A0 D0 D1 D4 8 位数据 CS0 R/W CS0 CS1 CS1 A11 D3 D2 D7 D6 D5 4.2.4 多字节数据组成 用多个字节表示整型、浮点或字符串数值，必须存用多个字节表示整型、浮点或字符串数值，必须存 储在多个单元中，储在多个单元中，CPUCPU应定义数据在这些单元中的顺序。应定义数据在这些单元中的顺序。1. 两种多字节数据排列顺序 高端优先高端优先（bi

33、g endianbig endian） 数值的最高字节存储在单元数值的最高字节存储在单元X X中，次高字节存中，次高字节存 储在单元储在单元X+1X+1中，以此类推。中，以此类推。 低端优先低端优先（little endianlittle endian） 最低字节存储在单元最低字节存储在单元X X中，次低字节存储在中，次低字节存储在X+1X+1 中，以此类推。中，以此类推。 （a）低端优先 字节 4 高 低 字节 3 字节 2 字节 1 存储器 字节 1 字节 2 字节 3 字节 4 X X+1 X+2 X+3 （b）高端优先 字节 4 高 低 字节 3 字节 2 字节 1 存储器 字节 4

34、字节 3 字节 2 字节 1 X X+1 X+2 X+3 数据 2. 同一字节的不同位也有大、小endian结构 大大endianendian结构结构 0 0位代表字节中最右边的位，最左边的位是位位代表字节中最右边的位，最左边的位是位7 7。 小小endianendian结构结构 最左边的位是位最左边的位是位0 0，最右边的位是位，最右边的位是位7 7。3. 对齐（信息存储的整数边界原则信息存储的整数边界原则 ） 存储多字节值的起始单元刚好是某个多字节读取存储多字节值的起始单元刚好是某个多字节读取 模块的开始单元。模块的开始单元。 该多字节值的首字节地址必须是该信息宽度该多字节值的首字节地址必

35、须是该信息宽度( (字字 节数节数) )的整数倍。的整数倍。 对齐的对齐的CPUCPU具有更好的性能。具有更好的性能。 8 个字节 字节 半字 单字 双字 字节 双字 单字 单字 字节 （a） 8 个字节 字节 单字 字节 双字 单字 字节 （b） 浪费浪费 浪费浪费 半字 字节信息的起始地址为：字节信息的起始地址为：半字信息的起始地址为：半字信息的起始地址为：单字信息的起始地址为：单字信息的起始地址为：双字信息的起始地址为：双字信息的起始地址为： 4.2.5 刷 新 刷新是动态存储器区别于静态存储器的明显标刷新是动态存储器区别于静态存储器的明显标 志。志。CPUCPU与刷新线路在访问存储器方

36、面是竟争的，为与刷新线路在访问存储器方面是竟争的，为 了确保信息不丢失，刷新优先，而了确保信息不丢失，刷新优先，而CPUCPU和和DMADMA请求会由请求会由 于刷新正在进行而推迟响应。推迟的程度与刷新线路于刷新正在进行而推迟响应。推迟的程度与刷新线路 操作类型有关。操作类型有关。 动态动态MOSMOS存储器采用存储器采用“读出读出”方式进行刷新。方式进行刷新。 1. 刷新周期 从上一次对整个存储器刷新结束到下一次从上一次对整个存储器刷新结束到下一次 对整个存储器全部刷新一遍的时间间隔。对整个存储器全部刷新一遍的时间间隔。 主要与电容的放电速度有关主要与电容的放电速度有关。2. 刷新方式 (1

37、) (1) 集中式刷新集中式刷新 在刷新周期内集中安排刷新时间，在刷新时在刷新周期内集中安排刷新时间，在刷新时 间内停止间内停止R/WR/W操作。操作。 例如：例如：某存储器芯片容量为某存储器芯片容量为16K16K1 1位位，存储矩阵为，存储矩阵为128128128128，在，在2ms2ms（刷新周期）内要对（刷新周期）内要对128128行行全部刷新一遍。全部刷新一遍。假设存储器的存取周期为假设存储器的存取周期为0.50.5 s s。 优点：优点：主存利用率高，控制简单。主存利用率高，控制简单。 缺点：缺点：刷新时间内不能使用存储器，形成一段刷新时间内不能使用存储器，形成一段 “死区死区”，且

38、芯片的存，且芯片的存储储行数越多，死区越长。行数越多，死区越长。 正常的存储器访问 刷新 1936s（3872 个周期） 64s（128 个周期） 2ms（4000 个存取周期） 0 3871 1 3872 3999 (2)(2) 分散式刷新分散式刷新 将系统的存取周期分成两部分，前半期可用于将系统的存取周期分成两部分，前半期可用于 正常读写或保持，后半期用于刷新，如图所示。正常读写或保持，后半期用于刷新，如图所示。 刷新 128s（128 个系统周期） 读/写 刷新 读/写 刷新 读/写 存取 周期 系统周期 0.5s 0.5s 存储芯片的存取周期：存储芯片的存取周期：0.50.5 s s系

39、统存取周期应：系统存取周期应：1 1 s s 优点：优点：不存在不存在“死区死区”，控制较简单。，控制较简单。 缺点：缺点：刷新动作过于频繁，系统速度损失一半。刷新动作过于频繁，系统速度损失一半。(3) (3) 异步式刷新异步式刷新 是上述两种方式的结合。是上述两种方式的结合。 把刷新操作平均分配到整个最大刷新间隔内进行，相把刷新操作平均分配到整个最大刷新间隔内进行，相邻两行的刷新间隔为：最大刷新间隔时间邻两行的刷新间隔为：最大刷新间隔时间行数。行数。 在前述的在前述的128128128128矩阵例子中，矩阵例子中，2ms2ms内分散地将内分散地将128128行行刷新一遍，即每隔刷新一遍，即每

40、隔15.515.5 s s（20002000 s s12815.512815.5 s s）刷新刷新一行。一行。 此方式此方式“死区死区”长度长度几乎无几乎无，且每行在，且每行在2ms2ms内只刷内只刷新一次，机器的工作效率高，但控制稍复杂。新一次，机器的工作效率高，但控制稍复杂。 目前最常用的是异步式刷新。目前最常用的是异步式刷新。 2ms（4000 个存取周期） 读/写 刷新 15s 0.5s 读/写 刷新 15s 0.5s 1 128 4.3 I/O子系统组成和接口 输入输入/ /输出（输出（I/OI/O）设备功能很不一样，但都是）设备功能很不一样，但都是I/OI/O子系统的一部分。子系统

41、的一部分。对系统设计者而言，对系统设计者而言，CPUCPU和各和各I/OI/O设备设备之间的接口非常相似。之间的接口非常相似。 图图4.14.1中，每一中，每一I/OI/O设备与计算机系统的地址、数据设备与计算机系统的地址、数据和控制总线相连接，都包括一个和控制总线相连接，都包括一个I/OI/O接口电路接口电路，此电路，此电路与总线交互、也与实际的与总线交互、也与实际的I/OI/O设备交互来传输数据。设备交互来传输数据。1. 输入设备的一般接口电路 输入设备来的数据传送到三态缓冲器，当地址总输入设备来的数据传送到三态缓冲器，当地址总 线和控制总线上的值正确时，缓冲器设为有效，数据线和控制总线上

42、的值正确时，缓冲器设为有效，数据 传到数据总线上，传到数据总线上，CPUCPU可以读取数据。条件不正确时，可以读取数据。条件不正确时， Enable logic Enable logic 不会使缓冲器有效，缓冲器保持三态，不会使缓冲器有效，缓冲器保持三态， 不把数据传到总线上。不把数据传到总线上。 使能逻辑使能逻辑 每个每个I/OI/O设备有唯一的地址。除非从数据总线设备有唯一的地址。除非从数据总线 得到正确的地址，使能逻辑不置缓冲器有效。同时得到正确的地址，使能逻辑不置缓冲器有效。同时 必须从控制总线上得到正确的控制信号。对输入设必须从控制总线上得到正确的控制信号。对输入设 备，备，RDRD

43、（或（或RDRD）、）、IO/MIO/M（独立（独立I/OI/O中）必须有效。中）必须有效。 图图4.9(b)4.9(b)：一个输入设备的使能逻辑一个输入设备的使能逻辑 设备所在系统有设备所在系统有8 8位地址位地址及及RDRD、IO/MIO/M 信号信号 设备地址为设备地址为1111 00001111 0000 用组合逻辑（使能逻辑必须在单个时钟用组合逻辑（使能逻辑必须在单个时钟 周期内产生），不能使用时序器件。周期内产生），不能使用时序器件。2. 输出设备接口电路设计（端口地址为（端口地址为1111 00001111 0000） 装载逻辑装载逻辑 在输出设备中发挥着使能逻辑的作用。获得正在

44、输出设备中发挥着使能逻辑的作用。获得正 确的地址和控制信号后，发出寄存器的确的地址和控制信号后，发出寄存器的LDLD信号，信号， 促使它从数据总线上读数据。然后输出设备可以促使它从数据总线上读数据。然后输出设备可以 在空闲时从寄存器中读取该数据，同时在空闲时从寄存器中读取该数据，同时CPUCPU可以执可以执 行其它任务。行其它任务。 图图4.104.10（b b）：）：输出设备产生装载信号的逻辑输出设备产生装载信号的逻辑 端口地址为端口地址为1111 00001111 0000 与图与图4.94.9（b b）大致相同，只是用）大致相同，只是用WRWR代替了代替了RDRD3. 输入输出组合接口

45、本质上是两个接口：本质上是两个接口：一个用于输入，另一个用于输出。一个用于输入，另一个用于输出。 逻辑器件既用来产生缓冲器的使能信号，又用来逻辑器件既用来产生缓冲器的使能信号，又用来 产生寄存器的载入信号。产生寄存器的载入信号。 如下图：如下图：地址为地址为1111 00001111 0000的组合的组合I/OI/O接口接口图图4.11 4.11 带接口和使能带接口和使能/ /装载逻辑的双向输入输出设备装载逻辑的双向输入输出设备4.I/O设备比CPU和存储器慢得多，与CPU交互时，存在 时序上的问题。 就绪信号就绪信号（READYREADY）：一个控制输入信号，）：一个控制输入信号，CPUCP

46、U用用 来同步与来同步与I/OI/O设备的数据传输。设备的数据传输。l通常为高电平。当通常为高电平。当CPUCPU输出某输出某I/OI/O设备的地址和设备的地址和正确的控制信号，使其三态缓冲器有效，该正确的控制信号，使其三态缓冲器有效，该I/OI/O设备置设备置READYREADY信号为低电平。信号为低电平。lCPUCPU读取这一信号，并继续输出同样的地址和读取这一信号，并继续输出同样的地址和控制信号，使缓冲器保持有效。在硬盘驱动器控制信号，使缓冲器保持有效。在硬盘驱动器的例子中，此时驱动器旋转磁头，并且定位读的例子中，此时驱动器旋转磁头，并且定位读写头，直到读到想要的数据为止。写头，直到读到

47、想要的数据为止。 设置设置READYREADY为低电平而生成的附加时钟周期叫做为低电平而生成的附加时钟周期叫做等等待状态待状态（wait stateswait states）。）。 CPUCPU也可使用也可使用READYREADY同步与存储器子系统之间的数同步与存储器子系统之间的数据传输。据传输。l I/O I/O设备通过缓冲器将数据输出到数据总线上，并重设备通过缓冲器将数据输出到数据总线上，并重 新设置新设置READYREADY为高电平。为高电平。l CPUCPU才从总线上读入数据，之后继续它的正常操作。才从总线上读入数据，之后继续它的正常操作。4.4 辅助存储器1.1. 辅助存储器作为主存

48、储器的后援存储器，用于存放辅助存储器作为主存储器的后援存储器，用于存放 CPUCPU当前暂时不用的程序和数据。当前暂时不用的程序和数据。当当CPUCPU需要时，再需要时，再将数据成批地调入主存。从辅存所处的位置和与主将数据成批地调入主存。从辅存所处的位置和与主机交换信息的方式看，它属于外部设备的一种。机交换信息的方式看，它属于外部设备的一种。2. 2. 辅存的特点辅存的特点 容量大，成本低，可以脱机保存信息容量大，成本低，可以脱机保存信息3. 3. 辅存主要有两类辅存主要有两类: : 磁表面存储器、光存储器磁表面存储器、光存储器 如磁盘、磁带、光盘等如磁盘、磁带、光盘等4.4.1 磁表面存储器

49、的基本原理1. 磁表面存储器 把某些磁性材料均匀地涂敷在载体的表面上，把某些磁性材料均匀地涂敷在载体的表面上， 形成厚度为形成厚度为0.30.35m5m的磁层，将信息记录在磁层的磁层，将信息记录在磁层 上，构成磁表面存储器。上，构成磁表面存储器。2. 磁表面存储器存储信息的原理 利用磁性材料在不同方向的磁场作用下，形成利用磁性材料在不同方向的磁场作用下，形成 的两种稳定的剩磁状态来记录信息。的两种稳定的剩磁状态来记录信息。3. 磁表面存储器的读写操作 磁头：磁头：磁表面存储器的读写元件。利用磁头来磁表面存储器的读写元件。利用磁头来 形成和判别磁层中的不同磁化状态。形成和判别磁层中的不同磁化状态

50、。 磁头是由铁氧化体或坡莫合金等高导磁率的材磁头是由铁氧化体或坡莫合金等高导磁率的材 料制成的电磁铁，磁头上绕有读写线圈，可以料制成的电磁铁，磁头上绕有读写线圈，可以 通过不同方向的电流。通过不同方向的电流。 写磁头：写磁头：用于写入信息的磁头。用于写入信息的磁头。 读磁头：读磁头：用于读出信息的磁头。用于读出信息的磁头。 复合磁头：复合磁头：既可用于读出，又可用于写入的磁头。既可用于读出，又可用于写入的磁头。 读读/ /写操作写操作: : 通过磁头与磁层相对运动进行通过磁头与磁层相对运动进行 一般都采用磁头固定，磁层作匀速平移或高一般都采用磁头固定，磁层作匀速平移或高 速旋转。由磁头缝隙对准