Cadence-后端实验系列16-全定制版图设计-Virtuoso课件.ppt

1、Date： ：2011年年1月月10号号全定制版图图介绍绍设计规则设计规则contentsVirtuoso介绍绍及操作过过程上机演示 所谓全定制设计方法全定制设计方法就是利用人机交互图形编辑系统，由版图设计人员设计版图中各个器件及器件间的连线。一.全定制版图图（full-custom） 针对每个晶体管进行电路参数优化，以获得最佳的性能（包括速度和功耗）以及最小的芯片面积。 基于晶体管级，适合于大批量生产的，要求集成度高、速度快、面积小、功耗低的通用型IC或是ASIC。全定制的特点：版图图（Layout） 版图图是集成电电路设计设计的最后阶阶段产产物，它将它将被直接交给给芯片制造厂厂作为为指导产

2、电导产电路的图图案。版图图中矩形的构构形决决定了电电路的拓扑结构结构和元件的特征。 生产过产过程中所需的掩模板上的图图形来来自版图图。掩膜图 掩膜上的图图形决决定着芯片上器件或连连接物理层层的尺寸。因此版图图上的几何图图形尺寸与与芯片上物理层层的尺寸直接相关关。二.设计规则设计规则 设计规则是如何向电路设计及版图设计工程师精确说明工艺线的加工能力，就是设计规则描述的内容。包括几何设计规则、电学设计规则、布线规则。 不同的工艺，就有不同的设计规则。 版图设计规则：是指为了保证电路的功能和一定的成品率而提出的一组最小尺寸，如最小线宽、最小可开孔、线条之间的最小间距、最小套刻间距等。 设计规则反映了

3、性能和成品率之间可能的最好的折衷。规则越保守，能工作的电路就越多(即成品率越高)；然而，规则越富有进取性，则电路性能改进的可能性也越大，这种改进可能是以牺牲成品率为代价的。 描述几何设计规则的方法：微米规则规则和规则规则。1.版图几何设计规则版图几何设计规则层层次 把设计过程抽象成若干易于处理的概念性版图层次，这些层次代表线路转换成硅芯片时所必需的掩模图形。 下面以某种N阱的硅栅工艺为例分别介绍层次的概念层次表示 含义 标示图 NWELL N阱层 Locos N+或P+有源区层 Poly 多晶硅层 Contact 接触孔层 Metal 金属层 Pad 焊盘钝化层 NWELL硅栅栅的层层次标标示

4、编号描 述尺寸(m )目的与作用1.1N阱最小宽度10.0保证光刻精度和器件尺寸1.2N阱最小间距10.0防止不同电位阱间干扰1.3N阱内N阱覆盖P+2.0保证N阱四周的场注N区环的尺寸1.4N阱到N阱外N+距离8.0减少闩锁效应N阱设计规则阱设计规则编 号描 述尺寸目的与作用2.1P+、N+有源区宽度3.5保证器件尺寸，减少窄沟道效应2.2P+、N+有源区间距3.5减少寄生效应P+、N+有源区设计规则区设计规则编号描 述尺 寸 目的与作用3.1多晶硅最小宽度3.0保证多晶硅线的必要电导3.2多晶硅间距2.0防止多晶硅联条3.3与有源区最小外间距1.0保证沟道区尺寸3.4多晶硅伸出有源区1.5

5、保证栅长及源、漏区的截断3.5与有源区最小内间距3.0保证电流在整个栅宽范围内均匀流动Poly层层的设计规则设计规则编 号描 述尺 寸目的与作用4.1接触孔大小2.0 x2.0保证与铝布线的良好接触4.2接触孔间距2.0保证良好接触4.3多晶硅覆盖孔1.0防止漏电和短路4.4有源区覆盖孔1.5防止PN结漏电和短路4.5有源区孔到栅距离1.5防止源、漏区与栅短路4.6多晶硅孔到有源区距离1.5防止源、漏区与栅短路4.7金属覆盖孔1.0保证接触，防止断条Contact层层的设计规则设计规则编 号描 述尺 寸目的与作用5.1金属宽度2.5保证铝线的良好电导5.2金属间距2.0防止铝条短路Metal层

6、层的设计规则设计规则编 号描 述尺 寸目的与作用6.1最小焊盘大小90封装、邦定需要6.2最小焊盘边间距80防止信号之间串扰6.3最小金属覆盖焊盘6.0保证良好接触6.4焊盘外到有源区最小距离25.0提高可靠性需要Pad层层的设计规则设计规则一个反相器部分设计规则一个反相器部分设计规则 电学设计规则给出的是由具体的工艺参数抽象出的电学参数，是电路与系统设计模拟的依据。 不同的工艺线和工艺流程，电学参数有所不同。 描述内容：晶体管模型参数、各层薄层电阻、层与层间的电容等。 几何设计规则是图形编辑的依据，电学设计规则是分析计算的依据。2.电学设计规则电学设计规则 电源线和地线应尽可能用金属线走线；

7、多采用梳状结构，避免交叉。 禁止在一条金属走线的长信号线下平行走过另一条用多晶硅或扩散区走线的长信号线。 压焊点离芯片内部图形的距离不应少于20 m。 布线层选择，尽可能降低寄生效应。3.布线规则线规则vVirtuoso Layout Editor版图编辑大师 Cadence最精华的部分在哪里Virtuoso Layout Editor界面漂亮友好功能强大完备操作方便高效三三.版图设计工具版图设计工具Virtuoso LE Virtuoso是Cadence公司后端设计的主要工具之一其包括: Virtuoso Layout Editor Virtuoso Layout Accelerator V

8、irtuoso Layout Synthesizer Virtuoso Schematic ComposerVIRTUOSOv目标标理解 Layout Editor 环境学会如何使用 Layout Editor学会定制版图编辑环境版图设计工具版图设计工具Virtuoso LE 全层次多窗口编辑环境 比较个性化的编辑环境 参数化的Pcells（ Parameterized Cells）Virtuoso的特点 1）全层次，多窗口的编辑环境：virtuoso layout editor支持在任一编辑期间或是同一设计不同面打开多样的单元或是模块，从而保证复杂设计中的一致性。 2）个性化的编辑环境：CA

9、DENCE设计框架和新的OPENACCESS数据库使的virtuoso layout editor 具有可用户定制化的编辑环境和功能。Virtuoso Layout Editor 功能特征 3）参数化的PCELLS： 所谓的Pcell(parameterizedcell)是一个可以让你在使用它时编辑它的参数的cell.利用 PCELLS可以减少设计录入的时间，以及设计规则的违反，减少尺寸上的错误，提供设计的自动生成，减少版图设计的任务，并提高速度。Virtuoso Layout Editor 功能特征 一、建立自己的library ,cell和view Library 自己将要设计的版图所要存

10、放的库 Cell 设计的每一模块单元 View 单元的格式，有 schematic ,symbol ,layout等Virtuoso Layout Editor 的使用Virtuoso Layout Editor 的使用新建一个库个库文件库库名定义为义为mydesign，然后连连接到0.18的库库中新建一个个cell，用来来制作反相器利用Add-instance添加元件，添加一个个pmos修改长长度为为350nm，宽为宽为1um同样样生成一个个nmos，长长350nm，宽宽500nm生成以后进进行连线连线，添加IO口之后得到如下图图进进入XL进进行编辑编辑在virtuoso中使用gen from source命令生成器件，IO口修改为为第一层层金属属，然后apply点OK之后出现现下图图进行进行display设置设置修改display levels 和 单单元间间距然后就可以对对器件进进行放置，连线连线等OK设设置一个个命令，此后每当你选择当你选择一个个命令之后都会弹会弹出一个个菜单单，根据需要可以修改相应应的参数参数。使用path命令弹弹出一个个菜单单，要连连接栅极栅极选择选择GT，修改宽宽度0.35点击击要连线连线的地方：若要修改边边界，使用以下命令选选中最后得到的反相器版图图Thank You