ImageVerifierCode 换一换
格式:PPT , 页数:55 ,大小:2.33MB ,
文档编号:3174910      下载积分:28 文币
快捷下载
登录下载
邮箱/手机:
温馨提示:
系统将以此处填写的邮箱或者手机号生成账号和密码,方便再次下载。 如填写123,账号和密码都是123。
支付方式: 支付宝    微信支付   
验证码:   换一换

优惠套餐
 

温馨提示:若手机下载失败,请复制以下地址【https://www.163wenku.com/d-3174910.html】到电脑浏览器->登陆(账号密码均为手机号或邮箱;不要扫码登陆)->重新下载(不再收费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录  
下载须知

1: 试题类文档的标题没说有答案,则无答案;主观题也可能无答案。PPT的音视频可能无法播放。 请谨慎下单,一旦售出,概不退换。
2: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
3: 本文为用户(三亚风情)主动上传,所有收益归该用户。163文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(点击联系客服),我们立即给予删除!。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

1,本文(电子技术基础-数字实验-FPGA设计应用xilinx-ise-ISE13.4应用演示新-PPT课件.ppt)为本站会员(三亚风情)主动上传,163文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。
2,用户下载本文档,所消耗的文币(积分)将全额增加到上传者的账号。
3, 若此文所含内容侵犯了您的版权或隐私,请立即通知163文库(发送邮件至3464097650@qq.com或直接QQ联系客服),我们立即给予删除!

电子技术基础-数字实验-FPGA设计应用xilinx-ise-ISE13.4应用演示新-PPT课件.ppt

1、 资料可从网站bucteda.eefocus下载传统数字系统设计流程设计目标人工给出真值表人工给出真值表人工化简卡诺图人工化简卡诺图得到最简表达式得到最简表达式人工使用人工使用LSI电路实现电路实现系统调试和验证系统调试和验证现代数字系统设计流程设计目标设计目标设计输入设计输入功能级仿真功能级仿真逻辑综合逻辑综合时序仿真时序仿真系统调试与验证系统调试与验证entity lab1 is port(a,b,c:in std_logic;y :out std_logic);end lab1;architecture rtl of lab1 isbegin yDigilent-Adept-adept”

2、Digilent-Adept-adept”,打开专门的下载工具。,打开专门的下载工具。此时此时AdeptAdept工具会自动识别到器件。工具会自动识别到器件。下载设计到实验板下载设计到实验板(2)(2)接着点击Browse,找到设计工程所在目录下的led.bit文件,点击打开.下载设计到实验板下载设计到实验板(3 3)在出现的对话框中)在出现的对话框中,点击“是”下载设计到实验板下载设计到实验板(4 4)点击ProgramProgram,在弹出信息中再次点击“是”下载设计到实验板下载设计到实验板(5 5)下载成功后,会在下载界面栏的下方窗口中出现)下载成功后,会在下载界面栏的下方窗口中出现Pr

3、ogram SuccessfulProgram Successful信息。查看开发板,将信息。查看开发板,将SW0SW0拨为拨为lowlow,可以看到可以看到LD0LD0、LD1LD1、LD2LD2、LD3LD3在闪烁。在闪烁。1.学习及验证实验项目:按照实验指导书4.3节所示步骤,建立工程项目,输入源文件,进行时序仿真,验证所设计功能,然后进行编译,正确生成所需下载.bit类型文件。下载配置文件到实验板BASYS2上,观察验证实验现象。2.设计实验项目 使用verilog语言设计实现-模六十计数器功能要求:利用实验板实现模六十计数,即0001020304590001,并在Basys2实验板的

4、AN1AN0或(LD7LD0)上显示。设计步骤与要求:计算并说明采用Basys2实验板时钟50MHz实现系统功能的基本原理。在Xilinx ISE13.4 软件中,编写输入所设计的源程序文件。对源程序进行编译及仿真分析(注意合理设置,以便能够在验证逻辑的基础上尽快得出仿真结果)。输入管脚约束文件,对设计项目进行编译与逻辑综合,生成下载所需.bit类型文件。在Basys2实验板上下载所生成的.bit文件,观察验证所设计的电路功能。注意事项 适当设置仿真文件,使得能够达到尽快得到仿真结果,同时能够验证所设计系统的逻辑与时序的目的。按实验报告格式要求,描述系统设计实现目标要求,设计实现原理,对于用层

5、次化设计方法所设计的电路系统,给出系统各模块的连接关系图;给出源码清单,测试文件清单,管脚定义文件清单,系统使用说明,系统功能与性能测试结果,并简述系统设计开发步骤与过程,总结实验心得体会并提出意见建议。由10进制计数器构成100进制计数器/*counter10.v(BCD:09)*module counter10(Q,nCR,EN,CP);input CP,nCR,EN;output 3:0Q;reg 3:0 Q;always(posedge CP or negedge nCR)begin if(nCR)Q=4b0000;/nCR0,计数器被异步清零 else if(EN)Q=Q;/EN=0

6、,暂停计数 else if(Q=4b1001)Q=4b0000;else Q=Q+1b1;/计数器增1计数 endendmodule 由10进制计数器构成100进制计数器/*counter100.v(BCD:0059)*/100进制计数器:调用10进制模块两次module counter100(Cnt,nCR,EN,CP);input CP,nCR,EN;output 7:0 Cnt;/模60计数器的输出信号 wire 7:0 Cnt;/输出为8421 BCD码 wire ENP;/计数器十位的使能信号(中间变量)counter10 UC0(Cnt3:0,nCR,EN,CP);/计数器的个位 counter10 UC1(Cnt7:4,nCR,ENP,CP);/计数器的十位 assign ENP=(Cnt3:0=4h9);/产生计数器十位的使能信号endmodule 基于基于Verilog语言的语言的ISE设计流程设计流程-生成PROM文件并下载到PROM 关闭电源重新上电,程序从关闭电源重新上电,程序从PROM自动引导到自动引导到FPGA芯片中。芯片中。关闭配置界面,不保存任何信息。(一定不要保存关闭配置界面,不保存任何信息。(一定不要保存任何信息)任何信息)

侵权处理QQ:3464097650--上传资料QQ:3464097650

【声明】本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是网络空间服务平台,本站所有原创文档下载所得归上传人所有,如您发现上传作品侵犯了您的版权,请立刻联系我们并提供证据,我们将在3个工作日内予以改正。


163文库-Www.163Wenku.Com |网站地图|