数字电子技术基础第六章-时序逻辑电路课件.ppt

1、1第六章第六章 时序逻辑电路时序逻辑电路本章的重点：本章的重点：1 1时序逻辑电路在电路结构和逻辑功能上的特点，时序逻辑电路在电路结构和逻辑功能上的特点，以及逻辑功能的描述方法；以及逻辑功能的描述方法；2 2同步时序逻辑电路的分析方法和设计方法；同步时序逻辑电路的分析方法和设计方法；3 3常用的中规模集成时序逻辑电路器件的应用。常用的中规模集成时序逻辑电路器件的应用。本章的难点：本章的难点：本章难点是同步时序逻辑电路的分析方法和设计方本章难点是同步时序逻辑电路的分析方法和设计方法。同步时序逻辑电路的分析方法和设计方法既是本法。同步时序逻辑电路的分析方法和设计方法既是本章的一个难点，又是一个重点

2、。这些方法不仅适用于章的一个难点，又是一个重点。这些方法不仅适用于用中小规模器件设计时序逻辑电路，而且也是使用可用中小规模器件设计时序逻辑电路，而且也是使用可编程逻辑器件设计时序逻辑电路所必须具备的基础知编程逻辑器件设计时序逻辑电路所必须具备的基础知识。识。26.1 6.1 概述概述一、时序逻辑电路的特点一、时序逻辑电路的特点功能上：任一时刻的输出不仅取决于该时刻的输入，还与功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。电路原来的状态有关。电路结构上电路结构上包含存储电路和组合电路包含存储电路和组合电路存储器状态和输入变量共同决定输出存储器状态和输入变量共同决定输出3C

3、P ai bi ci-1(Q)si ci(D)0 a0 b0 0 s0 c01 a1 b1 c0 s1 c12 a2 b2 c1 s2 c24时序电路的一般结构形式与功能描述方法时序电路的一般结构形式与功能描述方法状态用状态用qlq1表示。表示。原状态原状态:qn1qnl新状态：新状态：qn 11qnl1外外部部输输入入外外部部输输出出状状态态变变量量5三个方程组三个方程组),(),(),(QXFYqqqxxxfyqqqxxxfylijli输出方程21211212111),(),(),(21211212111QXGZqqqxxxgzqqqxxxgzlikli驱动方程),(*),(),(*QZH

4、Qqqqzzzhqqqqzzzhqlillli状态方程21212121116时序电路的分类时序电路的分类1.1.同步时序电路与异步时序电路同步时序电路与异步时序电路同步：存储电路中所有触发器的时钟使用统一的同步：存储电路中所有触发器的时钟使用统一的clkclk,状态变状态变化发生在同一时刻化发生在同一时刻异步：没有统一的异步：没有统一的clkclk,触发器状态的变化有先有后触发器状态的变化有先有后2.Mealy2.Mealy型和型和MooreMoore型型MealyMealy型：型：MooreMoore型：型：仅取决于电路状态有关、与)(),(QFYQXQXFY76.2 6.2 时序电路的分析

5、方法时序电路的分析方法6.2.1 6.2.1 同步时序电路的分析方法同步时序电路的分析方法分析：找出给定时序电路的逻辑功能分析：找出给定时序电路的逻辑功能 即找出在输入和即找出在输入和CLKCLK作用下，电路的次态和输出。作用下，电路的次态和输出。一般步骤：一般步骤：从给定电路写出存储电路中每个触发器的驱动方程从给定电路写出存储电路中每个触发器的驱动方程（输入的逻辑式），得到整个电路的驱动方程。（输入的逻辑式），得到整个电路的驱动方程。将驱动方程代入触发器的特性方程，得到状态方程。将驱动方程代入触发器的特性方程，得到状态方程。从给定电路写出输出方程。从给定电路写出输出方程。8232133121

6、2132111QKQQJQQKQJKQQJ,)(,)(.写驱动方程：32321323121213212QQQQQQQQQQQQQQQQQKQJQJK*)(*.，得状态方程：触发器的特性方程（代入323QQY 输出方程.TTL电路电路9时序电路的状态转换表时序电路的状态转换表状态转换表状态转换表YQQQQQQ*123123YQQQCLK123 3232132312121321QQQQQQQQQQQQQQQQ*)(*32QQY 10状态转换图状态转换图11波形图波形图1221211)1(QQADQD驱动方程：212121213QQAQQAQQAQQAY )()()(输出方程：21211*)2(QQ

7、AQQQ状态方程：13（4 4）列状态转换表：）列状态转换表：（5 5）状态转换图）状态转换图AYQQ*1212QQ212121211*QQAQQAYQQAQQQ146.3 6.3 时序逻辑电路的设计方法时序逻辑电路的设计方法设计的一般步骤设计的一般步骤一、逻辑抽象，求出状态转换图或状态转换表一、逻辑抽象，求出状态转换图或状态转换表确定输入确定输入/输出变量、电路状态数。输出变量、电路状态数。定义输入定义输入/输出逻辑变量以及每个电路状态的含意，并对电输出逻辑变量以及每个电路状态的含意，并对电路状态进行编号。路状态进行编号。按设计要求列出状态转换表，或画出状态转换图。按设计要求列出状态转换表，

8、或画出状态转换图。二、状态化简二、状态化简若两个状态在相同的输入下有相同的输出，并转换到同一个若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价状态；等价状态可以合并。次态，则称为等价状态；等价状态可以合并。15三、状态分配（编码）三、状态分配（编码）1.1.确定触发器数目。确定触发器数目。2.2.给每个状态规定一个代码。给每个状态规定一个代码。（通常编码的取法、排列顺序都依照一定的规律）（通常编码的取法、排列顺序都依照一定的规律）四、选定触发器类型四、选定触发器类型求出状态方程，驱动方程，输出方程。求出状态方程，驱动方程，输出方程。五、画出逻辑图五、画出逻辑图六、检查自启动

9、六、检查自启动1617例：设计一个串行数据检测器，要求在连续输入三个或三例：设计一个串行数据检测器，要求在连续输入三个或三个以上个以上“1”1”时输出为时输出为1 1，其余情况下输出为，其余情况下输出为0 0。一、抽象、画出状态转换图一、抽象、画出状态转换图 二、状态化简二、状态化简用用X X（1 1位）表示输入数据位）表示输入数据用用Y Y（1 1位）表示输出（检测结果）位）表示输出（检测结果）1819三、状态分配三、状态分配取取n=2n=2，令，令 的的0000、0101、1010为为 则，则，01QQ210SSS、20011XQXQQ*010QQXQ*1XQY 21四、选用四、选用JKJ

10、K触发器，求方程组触发器，求方程组11011011QXQXQQQXQXQQ)()()(*0010101QQQXQQXQ)(*五、画逻辑图五、画逻辑图22六、检查电路能否自启动六、检查电路能否自启动将状态将状态“11”11”代入状态方程和输出方程，分别求代入状态方程和输出方程，分别求X=0/1X=0/1下下的次态和现态下的输出，得到：的次态和现态下的输出，得到：110100000101YQQXYQQX，时，时，*能自启动能自启动236.4 6.4 若干常用的时序逻辑电路若干常用的时序逻辑电路一、寄存器一、寄存器N N位寄存器由位寄存器由N N个触发器组成，个触发器组成，可存放一组可存放一组N N

11、位二值代码。位二值代码。改变随高电平期间DQclkLS 757424维维-阻阻D D触发器结构的触发器结构的74HC17574HC175CLKCLK上升沿时，将上升沿时，将D0D3D0D3存入存入有异步置有异步置0 0功能功能25二、移位寄存器二、移位寄存器分类：右移、左移、双向。分类：右移、左移、双向。1.1.右移右移连接方程：连接方程：D Di i=Q=Qi-1i-126实例：实例：74LS194A74LS194A，左，左/右移，并行输入，保持，异步置零等功能右移，并行输入，保持，异步置零等功能1 12 23 34 40101111110100000271S0S1S0S1111101201

12、0011011QQQQSQSRDSSQSSQSSQSSS*的工作状态就可以选择通过控制19401SS2D 28扩展应用（扩展应用（4 4位位 8 8位）位）29Y=8M+2NY=8M+2N30三、计数器三、计数器用于计数、分频、定时、产生节拍脉冲等用于计数、分频、定时、产生节拍脉冲等分类：分类：按时钟分，同步、异步按时钟分，同步、异步按计数过程中数字增减分，加、减和可逆按计数过程中数字增减分，加、减和可逆按计数器中的数字编码分，二进制、二按计数器中的数字编码分，二进制、二-十进制和循环码十进制和循环码按计数容量分，十进制，十六进制按计数容量分，十进制，十六进制31同步二进制加法计数器同步二进制

13、加法计数器原理：根据二进制加法运算原理：根据二进制加法运算规则可知：在多位二进制数规则可知：在多位二进制数末位加末位加1 1，若第，若第i i位以下皆为位以下皆为1 1时，则第时，则第i i位应翻转。位应翻转。由此得出规律，若用由此得出规律，若用T T触发触发器构成计数器，则第器构成计数器，则第i i位触位触发器输入端发器输入端TiTi的逻辑式应为：的逻辑式应为：10021TQQQTiii.32第第1步：驱动方程，输出方程步：驱动方程，输出方程C=Q3Q2Q1Q0第第2步：状态方程步：状态方程=Q0 Q1=Q0Q1 Q2第三步：状态转换表第三步：状态转换表见下页。见下页。T1=Q0T2=Q0Q

14、1T3=Q0Q1Q2T0=1=Q0Q1 Q2 Q333Q0n+1=Q0Q1n+1=Q0 Q1Q1n+1=Q0Q1 Q2Q2n+1=Q0Q1 Q2Q3n+1=Q0Q1Q2 Q334第第4步：状态转换图步：状态转换图第第5步：时序图步：时序图Q0为为2分频分频;Q1为为4分频；分频；Q2为为8分频；分频；Q3和和C为为16分频。分频。应用：应用：分频器。分频器。35同步二进制加法计数器的设计过程同步二进制加法计数器的设计过程Q1Q0Q3Q2状态转换表状态转换表36Q1Q0Q3Q2Q1Q0Q3Q237Q1Q0Q3Q2Q1Q0Q3Q238中规模集成中规模集成4位同位同步二进制计数器步二进制计数器741

15、61同步预同步预置数置数异步清零异步清零工作状工作状态控制态控制数据输入数据输入74LS162,74LS163等是等是同步清零方式同步清零方式3974161功能表功能表ETEPDLRCLKD40同步二进制减法计数器同步二进制减法计数器原理：根据二进制减法运算原理：根据二进制减法运算规则可知：在多位二进制数规则可知：在多位二进制数末位减末位减1 1，若第，若第i i位以下皆为位以下皆为0 0时，则第时，则第i i位应翻转。位应翻转。由此得出规律，若用由此得出规律，若用T T触发触发器构成计数器，则第器构成计数器，则第i i位触位触发器输入端发器输入端TiTi的逻辑式应为：的逻辑式应为：10021

16、TQQQTiii.41同步加减计数器同步加减计数器加/减计数器加/减计数结果加/减计数器计数结果两种解决方案42a.a.单时钟方式单时钟方式加加/减脉冲用同一输入端，减脉冲用同一输入端，由加由加/减控制线的高低电平决定加减控制线的高低电平决定加/减减器件实例：器件实例：74LS191（用（用T触发器）触发器）101010TQDUQDUTijjijji)()(DUDLSCLKI4344b.双时钟双时钟方式方式74LS193异步置数异步置数异步清零异步清零45（采用（采用T触发器，即触发器，即T=1）DUijjDijjUiCLKCLKCLKQCLKQCLKCLK0101001012QQCLKQQC

17、LKCLKDU462.同步十进制计数器同步十进制计数器加法计数器加法计数器基本原理：在四位二进制基本原理：在四位二进制计数器基础上修改，当计计数器基础上修改，当计到到1001时，则下一个时，则下一个CLK电路状态回到电路状态回到0000。10T3001QQQT212QQT 030120123QQQQQQQQTC=Q3Q047 状态转换表状态转换表 状态转换图状态转换图有效循环有效循环无效状态无效状态无效状态无效状态由于有十个状态循环，由于有十个状态循环，故称为十进制计数器。故称为十进制计数器。由于六个无效状态都可由于六个无效状态都可以在时钟信号作用下进入以在时钟信号作用下进入有效循环，故称为有

18、效循环，故称为可自启可自启动动的计数器。的计数器。48时序图时序图c0t5分分频频10分分频频49器件实例：器件实例：74 160ETEPDLRCLKD50减法计数器减法计数器基本原理：对二进基本原理：对二进制减法计数器进制减法计数器进行修改，在行修改，在00000000时减时减“1 1”后跳变后跳变为为10011001，然后按，然后按二进制减法计数二进制减法计数就行了。就行了。10T)(123001QQQQQT)(32101012QQQQQQQT0123QQQT 51能自启动52十进制可逆计数器十进制可逆计数器基本原理一致，电路只用到基本原理一致，电路只用到00001001的十个状态的十个状

19、态实例器件实例器件单时钟：单时钟：74190,168双时钟：双时钟：7419253异步二进制加法计数器异步二进制加法计数器在末位在末位+1+1时，从低位到时，从低位到高位逐位进位方式工作。高位逐位进位方式工作。原则：每原则：每1 1位从位从“1”1”变变“0”0”时，向高位发出时，向高位发出进位，使高位翻转进位，使高位翻转CPi=Qi-1CP0=cp54Q2Q1Q0000001010011100101110111与同步计数器比，具有如下特点：与同步计数器比，具有如下特点：*电路简单；电路简单；*速度慢；速度慢；常见常见MSI有：有：74LS293、74LS393、74HC3934位；位；CC4

20、024（7位）、位）、CC4040(12位位)、CC4060(14位位).55异步二进制减法计数器异步二进制减法计数器在末位在末位-1-1时，从低位到时，从低位到高位逐位借位方式工作。高位逐位借位方式工作。原则：每原则：每1 1位从位从“0”0”变变“1”1”时，向高位时，向高位发出发出借位借位，使高位翻转，使高位翻转562 2、异步十进制加法计数器、异步十进制加法计数器原理：原理：在在4 4位二进制异步加法计数器上修位二进制异步加法计数器上修改而成，改而成，要跳过要跳过1010 1111这六个状态这六个状态1 2 3 4 5 6 7 8 9 10J=0J=1J=0J=K=1J=1J=057

21、特点：步骤与特点：步骤与同步电路相同，区同步电路相同，区别在于要随时注意别在于要随时注意各触发器的时钟信各触发器的时钟信号。号。第一步：驱动方程，输出方程第一步：驱动方程，输出方程时钟方程时钟方程第二步：状态方程第二步：状态方程CP0=CPCP1=Q0CP2=Q1CP3=Q0C=Q3Q0CP58CP第三步：状态表第三步：状态表第四步：状态图第四步：状态图59器件实例：二五器件实例：二五十进制十进制异步计数器异步计数器74LS2906074LS290 简介简介置置9 端端：S9 1S9 2=1时，状态置为时，状态置为1001 (9).置置0 端端：S0 1S0 2=1时，状态置为时，状态置为00

22、00 (0).时钟由时钟由CP1输入时，为输入时，为五进制计数器五进制计数器。时钟由时钟由CP0输入时，将输入时，将Q0与与CP1相连，为相连，为十进制计数器十进制计数器。异步异步置置9端端异步置异步置0端端二二五五十进十进制计数器制计数器等效为这样等效为这样61三、任意进制计数器的构成方法三、任意进制计数器的构成方法用已有的用已有的N进制芯片，组成进制芯片，组成M进制计数器，是进制计数器，是常用的方法。常用的方法。N进制M进制MNMN621.N M原理：计数循环过程中设法跳过原理：计数循环过程中设法跳过NM个状态。个状态。具体方法：置零法具体方法：置零法 置数法置数法同步置零法异步置零法同步

23、预置数法异步预置数法63例：将十进制的例：将十进制的74160接成六进制计数器接成六进制计数器ETEPDLRCLKD64例：将十进制的例：将十进制的74160接成六进制计数器接成六进制计数器65信号作用时间短信号作用时间短缺点：置缺点：置0缺点：置缺点：置零不可靠零不可靠66置数法置数法(a)置入置入0000(b)置入置入1001672.N M 的计数器的计数器然后再采用置零或置数的方法然后再采用置零或置数的方法71例：用例：用74160接成二十九进制接成二十九进制ETEPDLRCLKD72例：用例：用74160接成二十九进制接成二十九进制整体置零（异步）整体置数（同步）73四、移位寄存器型计

24、数器四、移位寄存器型计数器1.环形计数器环形计数器1.模模等于触发器等于触发器 个数个数，即，即 N=n 。2.不需译码。不需译码。3.不能自启动。不能自启动。特点：特点：74解决自启动的方法：解决自启动的方法：或非门的输入不或非门的输入不包括最右面触发器包括最右面触发器Q端。端。752.扭环形计数器扭环形计数器76特点：特点：1.模模等于触发器个数的等于触发器个数的2倍倍-N=2 n；2.不能自启动；不能自启动；3.需要译码，但电路简单，且无竞争冒险。需要译码，但电路简单，且无竞争冒险。77解决自启动的方法：解决自启动的方法：在在D0驱动方程中驱动方程中或或一一个个与项，与项，使有效循环保持

25、、使有效循环保持、无效循环被切断：无效循环被切断：D0=Q3 +P .Q0 n+1=Q3+Q1Q2有效循环有效循环无效循环无效循环P=Q0Q1Q2Q3Q0Q1Q2Q3P=Q1 Q2K图中空格代表约束项。图中空格代表约束项。Q0n+1K图图可用约束项化简可用约束项化简P式式=Q3 Q1Q278Q0Q1Q2Q3Y0=Q0 Q3以以0000状态为例：状态为例：同理：同理：Y1=Q0 Q1Y2=Q1 Q2Y3=Q2 Q3Y4=Q0 Q3Y5=Q0 Q1Y6=Q1 Q2Y7=Q2Q30000状态（译码为状态（译码为Y0）的）的K图图79五、计数器应用实例五、计数器应用实例例例1，计数器，计数器+译码器译码器顺序节拍脉冲发生器顺序节拍脉冲发生器80例例2，计数器，计数器+数据选择器数据选择器序列脉冲发生器序列脉冲发生器发生的序列：00010111816.6用用multisim分析时序逻辑电路分析时序逻辑电路例例:分析下图的计数器电路。求电路的时序图分析下图的计数器电路。求电路的时序图.说明这是几进制的计数器。说明这是几进制的计数器。8283