-数电06CMOS逻辑门-PPT课件.ppt

1、3 逻辑门电路逻辑门电路3.1 MOS逻辑门电路逻辑门电路3.2 TTL逻辑门电路逻辑门电路*3.3 射极耦合逻辑门电路射极耦合逻辑门电路*3.4 砷化镓逻辑门电路砷化镓逻辑门电路3.5 逻辑描述中的几个问题逻辑描述中的几个问题3.6 逻辑门电路使用中的几个实际问题逻辑门电路使用中的几个实际问题*3.7 用用VerilogHDL描述逻辑门电路描述逻辑门电路3.1 MOS逻辑门逻辑门3.1.1 数字集成电路简介数字集成电路简介3.1.2 逻辑门的一般特性逻辑门的一般特性3.1.3 MOS开关开关及其等效电路及其等效电路3.1.4 CMOS反相器反相器3.1.5 CMOS逻辑门电路逻辑门电路3.1

2、.6 CMOS漏极开路门和三态输出漏极开路门和三态输出门电路门电路3.1.7 CMOS传输门传输门3.1.8 CMOS逻辑门电路的技术参数逻辑门电路的技术参数1、逻辑门逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路的分类逻辑门电路的分类二极管门电路二极管门电路三极管门电路三极管门电路TTL门电路门电路MOS门电路门电路PMOS门门CMOS门门逻辑门电路逻辑门电路分立门电路分立门电路集成门电路集成门电路NMOS门门3.1.1 数字集成电路简介数字集成电路简介1.CMOS集成电路集成电路:广泛应用于超大规模、甚大规模集成电路广泛应用于超大

3、规模、甚大规模集成电路 4000 4000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢与与TTL不不兼容兼容抗干扰抗干扰功耗低功耗低74LVC 74AUC速度加快速度加快与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低速度两倍于速度两倍于74HC与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低低低(超低超低)电压电压速度更加快速度更加快与与TTL兼容兼容负载能力强负载能力强抗干扰功耗低抗干扰功耗低 7474系列系列74LS系列系列74AS系列系列 74ALS2.TTL 集成电路集成电路:广泛应用于中大规模集成电路广泛应用于中大规模集成电路3.1.

4、1 数字集成电路简介数字集成电路简介3.1.2 逻辑门电路的一般特性逻辑门电路的一般特性1.1.输入和输出的高、低电平输入和输出的高、低电平输出高电平的下限值输出高电平的下限值 VOH(min)输入低电平的上限值输入低电平的上限值 VIL(max)输入高电平的下限值输入高电平的下限值 VIH(min)输出低电平的上限值输出低电平的上限值 VOL(max)输出输出高电平高电平+VDD VOH(min)VOL(max)0 G门门vO范围范围 vO 输出输出低电平低电平 输入输入高电平高电平VIH(min)VIL(max)+VDD 0 G门门vI范围范围 输入输入低电平低电平 vI vIvO1负载门

5、输入高电平时的噪声容限：负载门输入高电平时的噪声容限：负载门输入低电平时的噪声容限负载门输入低电平时的噪声容限：2.噪声容限噪声容限VNH=VOH(min)VIH(min)VNL=VIL(max)VOL(max)表示门电路的抗干扰能力。表示门电路的抗干扰能力。1 驱动驱动 vo 1 负载负载 vI 噪声噪声 类型类型参数参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93.传输延迟时间传输延迟时间表征门电路开关速度表征门电路开关速度它说明门电路在输入脉冲波形的作用它说明门电路在输入脉冲波形的作用下，其输

6、出波形相对于输入波形延迟下，其输出波形相对于输入波形延迟了多长的时间了多长的时间。CMOS电路传输延迟时间电路传输延迟时间 tPHL 输出输出 50%90%50%10%tPLH tf tr 输入输入 50%50%10%90%4.功耗功耗静态功耗：静态功耗：指的是当电路没有状态转换时的功耗，是电源总电流指的是当电路没有状态转换时的功耗，是电源总电流ID与电源电压与电源电压VDD的乘积。的乘积。动态功耗动态功耗：指的是电路在输出状态转换时的功耗。：指的是电路在输出状态转换时的功耗。对于对于TTL门电路来说，静态功耗是主要的。门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低。电路的静态功耗

7、非常低。CMOS门电路动态功耗正比于门电路动态功耗正比于转换频率，也正比于电源电压的平方。转换频率，也正比于电源电压的平方。5.5.延时延时 功耗积功耗积是速度功耗综合性的指标是速度功耗综合性的指标.延时延时 功耗积功耗积，用符号，用符号DP表示表示DP=tPd PD扇入数：取决于逻辑门的输入端的个数。扇入数：取决于逻辑门的输入端的个数。6.6.扇入与扇出数扇入与扇出数扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。(a)拉电流负载：负载电流从驱动门流向外电路拉电流负载：负载电流从驱动门流向外电路(b)灌电流负载：负载电流

8、从外电路流入驱动门灌电流负载：负载电流从外电路流入驱动门（a)a)带拉电流负载带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了高电平输的降低。但不得低于输出高电平的下限值，这就限制了高电平输出电流的最大值，从而限制了负载门的个数。出电流的最大值，从而限制了负载门的个数。)(I)(IN负载门负载门驱动门驱动门IHOHOH 高电平高电平扇出数扇出数:IOH:驱动门的输出端为高电平时，允驱动门的输出端为高电平时，允许输出的最大电流许输出的最大电流IIH:负载门的输入端为高电平时

9、，允负载门的输入端为高电平时，允许输入的最大电流许输入的最大电流。(b)带灌电流负载带灌电流负载)(I)(IN负载门负载门驱动门驱动门ILOLOL 当负载门的个数增加时，总的灌电流将增加，会引起输出低电当负载门的个数增加时，总的灌电流将增加，会引起输出低电压的升高。但不得高于输出低电平的上限值，这就限制了低电压的升高。但不得高于输出低电平的上限值，这就限制了低电平输出电流的最大值，从而也限制了负载门的个数。平输出电流的最大值，从而也限制了负载门的个数。IOL：驱动门的输出端为低电平时，允：驱动门的输出端为低电平时，允许输出的最大电流许输出的最大电流IIL：负载门的输入端为低电平时，允：负载门的

10、输入端为低电平时，允许输入的最大电流许输入的最大电流低电平低电平扇出数扇出数:复习：复习：MOS管管ID电流方向电流方向:P衬底衬底DGSID流进漏极流进漏极开启电压开启电压VTN 01）VGS VTN时导通（开关闭合）时导通（开关闭合）2）VGS VTN时截止（开关断开）时截止（开关断开）另：衬底另：衬底B与与S之间零偏或反偏。之间零偏或反偏。BS可连在一起，或可连在一起，或NMOS可将可将B接电路的最接电路的最低低电位电位增强型增强型NMOS管管复习：复习：MOS管管ID电流方向电流方向:流出漏极流出漏极增强型增强型PMOS管管开启电压开启电压VTP 01）VGS VTP时截止（开关断开）

11、时截止（开关断开）另：衬底另：衬底B与与S之间零偏或反偏。之间零偏或反偏。BS可连在一起，或可连在一起，或PMOS可将可将B接电路的最接电路的最高高电位电位N衬底衬底DGSID3.1.3 MOS开关及其等效电路开关及其等效电路：MOS管通过饱和区到达可变电阻区，输出管通过饱和区到达可变电阻区，输出 低电平低电平:MOS管截止，管截止，输出高电平输出高电平当当I VTN3.1.4 CMOS 反相器反相器1.1.工作原理工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止截止导通导通 10 V10 V 10V 0V导通导

12、通截止截止0 VVTN=2 VVTP=2 V逻辑图逻辑图AL 逻辑表达式逻辑表达式vi(A)0vO(L)1逻辑真值表逻辑真值表10)VVVTPTNDD(采用两个极性相反的增强型采用两个极性相反的增强型MOS管管2.电压电压传输特性和电流传输特性传输特性和电流传输特性)v(fvIO 电压传输特性电压传输特性+VDDvivOTNTP3.CMOS反相器反相器的工作速度的工作速度在由于电路具有互补对称的性质，它的开通时间与关在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：闭时间是相等的。平均延迟时间：10 ns。带电容负载带电容负载A BTN1 TP1 TN2 TP2L0

13、00 11 01 1截止截止 导通导通 截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止 截止截止导通导通导通导通1110与非门与非门1.CMOS 与非门与非门vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)(a)电路结构电路结构(b)(b)工作原理工作原理VTN=2 VVTP=2 V0V10VN输入的与非门的电路输入的与非门的电路?输入端增加有什么问题输入端增加有什么问题?3.1.5 CMOS 逻辑门逻辑门或非门或非门BAL 2.2.CMOS 或非门或非门+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN

14、2 TP2L0 00 11 01 1截止截止导通导通截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止截止截止导通导通导通导通1000AB10V10VVTN=2 VVTP=2 VN输入的或非门的电路的结构输入的或非门的电路的结构?输入端增加有什么问题输入端增加有什么问题?3.异或门电路异或门电路4.4.输入保护电路和缓冲电路输入保护电路和缓冲电路 基基本本逻逻辑辑功功能能电电路路 基基本本逻逻辑辑功功能能电电路路 输输入入保保护护缓缓冲冲电电路路 输输出出缓缓冲冲电电路路 vi vo 采用缓冲电路能统一参数，使内部逻辑不同的集成逻辑门电采用缓冲电路能统一

15、参数，使内部逻辑不同的集成逻辑门电路具有相同的输入和输出特性。路具有相同的输入和输出特性。BABAL 例：例：CMOS逻辑门的缓冲电路逻辑门的缓冲电路输入、输出端加了反相器作为缓冲电路，所以电路输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能能为与非功能1 1.CMOS漏极开路门漏极开路门1）CMOS漏极开路门的提出漏极开路门的提出输出短接，在一定情况下会产输出短接，在一定情况下会产生低阻通路，大电流有可能导生低阻通路，大电流有可能导致器件的损毁，并且无法确定致器件的损毁，并且无法确定输出是高电

16、平还是低电平。输出是高电平还是低电平。3.1.6 CMOS漏极开路（漏极开路（OD）门和三态输出门电路）门和三态输出门电路+VDDTN1TN2AB+VDDAB01C D RP VDD L A B&2）漏极开路门的结构与逻辑符号漏极开路门的结构与逻辑符号(c)(c)可以实现线与功能可以实现线与功能;CDAB CDAB +VDDVSSTP1TN1TP2TN2ABLA B L 电路电路A B L&逻辑符号逻辑符号(b)(b)与非逻辑不变与非逻辑不变RP VDD L A B 漏极开路门输出连接漏极开路门输出连接21LLLRP VDD L A B C D (a)(a)工作时必须外接电源和电阻工作时必须外

17、接电源和电阻;3)3)上拉电阻对上拉电阻对OD门动态性能的影响门动态性能的影响RP VDD L A B C D Rp的值愈小，负载电容的充电时间的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快常数亦愈小，因而开关速度愈快。但功耗大但功耗大,且可能使输出电流超过允且可能使输出电流超过允许的最大值许的最大值IOL(max）。电路带电容负载电路带电容负载1 10 0CL LRp的值大，可保证输出电流不能超的值大，可保证输出电流不能超过允许的最大值过允许的最大值IOL(max）、）、功耗小功耗小。但负载电容的充电时间常数亦愈大，但负载电容的充电时间常数亦愈大，开关速度因而愈慢开关速度因而愈慢。

18、当当VO=VOL，+V DDIILRP&n&m&kIIL（total)IOL(total)因为因为OD门内没有电源，所以门内没有电源，所以无论输出电平为高或低，输出电无论输出电平为高或低，输出电流均从外电路流入流均从外电路流入OD门门 (max)OLpIL(total)total(OLDDVRIIV IL(total)total(OL(max)OLDDp(min)IIVVR 必须保证必须保证VOLVOL(max)，所以所以RP要足够大，有一个最小要足够大，有一个最小值值RP(min)。最不利的情况：最不利的情况：只有一个只有一个 OD门导通门导通110IL(total)(max)OL(max)

19、OLDD(min)pIIVVR +V DDIILRP&n&m&kIIL（total)IOL（max)IOL(max)：OD门的输出端为低门的输出端为低电平时，允许的最大负载电流电平时，允许的最大负载电流IIL(total)：=nIIL。IIL：负载门的输入端为低电平：负载门的输入端为低电平 时，允许输入的电流。时，允许输入的电流。n：负载门数目（与非门负载）：负载门数目（与非门负载）接入的输入端数目（或非门负载）接入的输入端数目（或非门负载）当当VO=VOH+V DDRP&n&m&111IIH（total)IOZ（total)IH(total)OZ(total)(min)OHDD(max)pI

20、IVVR 必须保证必须保证VOHVOH(min)，所以，所以RP要足够小，有一个最大值要足够小，有一个最大值RP(max)。)inm(OHpIH(total)total(OZDDVRIIV IOZ(total)：全部：全部OD门的输出高门的输出高电平时的漏电流总合。电平时的漏电流总合。IIH(total)：=nIIH。IIH：负载门的输入端为高电平：负载门的输入端为高电平 时，允许输入的电流。时，允许输入的电流。n：接入的输入端数目接入的输入端数目2.三态三态(TSL)输出门电路输出门电路1TP TN VDD L A EN&1 1 EN A L 1 0011截止截止导通导通111高阻高阻 0

21、输出输出L输入输入A使能使能EN0011 10 00截止截止导通导通010截止截止截止截止X1逻辑功能：高电平有效的同相逻辑三态门逻辑功能：高电平有效的同相逻辑三态门0 13.1.7 CMOS传输门传输门(双向模拟开关双向模拟开关)1 1.CMOS传输门电路传输门电路TP vI/vO TN vO/vI C C+5V 5V 电路电路vI/vO vO/vI C C T G 逻辑符号逻辑符号I/Oo/IC等效电路等效电路2、CMOS传输门电路的工作原理传输门电路的工作原理 设设TP:|VTP|=2V，TN:VTN=2V I的变化范围为的变化范围为5V到到+5V。5V+5V 5V到到+5V GSN0,

22、TP截止截止1）当）当c=0，c=1时时c=0=-5V，c c =1=+5VTP vI/vO TN vO/vI C C+5V 5V 电路电路+5V5V GSP=5V (3V+5V)=2V 10V GSN=5V (5V+3V)=(102)V b、I=3V5V GSNVTN,TN导通导通a、I=5V3VTN导通，导通，TP导通导通 GSP|VT|,TP导通导通C、I=3V3VIOvv 2）当）当c=1，c=0时时TP vI/vO TN vO/vI C C+5V 5V 电路电路传输门组成的数据选择器传输门组成的数据选择器C=0TG1导通导通,TG2断开断开 L=XTG2导通导通,TG1断开断开 L=

23、YC=1传输门的应用传输门的应用CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过到或者超过TTLTTL器件的水平。器件的水平。CMOS器件的功耗低、扇出数大，器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。噪声容限大，静态功耗小，动态功耗随频率的增加而增加。参数参数系列系列传输延迟时间传输延迟时间tpd/ns(CL=15pF)功耗功耗(mW)延时功耗积延时功耗积(pJ)4000B751(1MHz)10574HC101.5 (1MHz)1574HCT131 (1MHz)13BiCMOS2.90.00037.50.00087223.1.8 CMOS逻辑门电路的技术参数逻辑门电路的技术参数CMOS门电路各系列的性能比较门电路各系列的性能比较作业作业P122 3.1.113.1.12(a)(d)其它题目自己做并对答案。其它题目自己做并对答案。作业根据大学号分单双号交，每周一次，周一上课前交。作业根据大学号分单双号交，每周一次，周一上课前交。