课件：数字电路(2).ppt

1、数数 字字 电电 路路编码器和译码器编码器和译码器编码器：编码器：在数字系统中用一个二进制代码表示特定含义的在数字系统中用一个二进制代码表示特定含义的信息称为编码；具有编码功能的逻辑电路称为编码器信息称为编码；具有编码功能的逻辑电路称为编码器二进制编码器二进制编码器的示意图的示意图 n位二进制码可以表示位二进制码可以表示2n个状态，二进制编码器能够将个状态，二进制编码器能够将2n个信号编成个信号编成n个二进制代码，所以称为个二进制代码，所以称为n位二进制编码器位二进制编码器 二进制编码器有二进制编码器有2n个输入端，个输入端，n个输出端，又称为个输出端，又称为 2n线线-n线编码器线编码器 1

2、.普通编码器普通编码器编码器编码器 2.优先编码器优先编码器三位二进制编码器三位二进制编码器的逻辑电路图的逻辑电路图 I0，I1，I2I7为八个输入信号端为八个输入信号端 Y0，Y1，Y2三个输出端输出代码三个输出端输出代码 逻辑式：逻辑式：76542IIIIY76321IIIIY75310IIIIY三位二进制编码三位二进制编码器器的逻辑电路图的逻辑电路图 76542IIIIY76321IIIIY75310IIIIY逻辑状态表逻辑状态表 当任何一个输入端信号为高电平当任何一个输入端信号为高电平时，三个输出端的取值组成对应时，三个输出端的取值组成对应的三位二进制代码的三位二进制代码 编码器编码器

3、 1.普通编码器普通编码器编码器：编码器：2.优先编码器优先编码器4线线-2线优先编码器线优先编码器的逻辑状态表的逻辑状态表“”表示相应的输入端口可取高电平表示相应的输入端口可取高电平1，也可取低电平，也可取低电平0 优先编码器允许两个以上的端口同时输入为高电平优先编码器允许两个以上的端口同时输入为高电平1，但，但只对优先级别比较高的进行编码。只对优先级别比较高的进行编码。四个输入端的优先级别的高低次序依次为四个输入端的优先级别的高低次序依次为：0123,IIII逻辑表达式逻辑表达式:323321IIIIIY32133210IIIIIIIY译码器：译码器：译码是编码的逆过程，译码将具有特定意义

4、的二译码是编码的逆过程，译码将具有特定意义的二 进制码转换成对应的输出信号；具有译码功能的进制码转换成对应的输出信号；具有译码功能的 逻辑电路称为译码器逻辑电路称为译码器二进制译码器二进制译码器的示意图的示意图 译码器输入端输入的是译码器输入端输入的是n位二进制代码，它代表位二进制代码，它代表 2n个不同个不同的信息，所以译码器一般要有的信息，所以译码器一般要有 2n根输出线根输出线 如图的译码器称为如图的译码器称为n位二进制译码器，或位二进制译码器，或n线线-2n线译码器线译码器 译码器：译码器：二进制译码器二进制译码器 显示译码器显示译码器 2线线-4线译码器逻辑图线译码器逻辑图 I0，I

5、1为二进制代码输入端为二进制代码输入端 Y0，Y1，Y2，Y3为译码为译码器的输出端器的输出端 100IIY 101IIY 102IIY 103IIY 译码电路实现了将二译码电路实现了将二进制代码译成相应的进制代码译成相应的输出信号。输出信号。逻辑状态表逻辑状态表 逻辑式：逻辑式：译码器：译码器：二进制译码器二进制译码器 显示译码器显示译码器 显示译码器显示译码器将二进制代码翻译成显示器件所需的相应信号，将二进制代码翻译成显示器件所需的相应信号，使之显示出十进制数字或其他符号使之显示出十进制数字或其他符号 显示译码器中常用的有显示译码器中常用的有七段字型译码器七段字型译码器，它包括，它包括七段

6、字七段字型数码显示器型数码显示器和和七段字型显示译码器七段字型显示译码器七段字型数码显示器，又称为七段字型数码显示器，又称为七段数码管七段数码管 如图为由七个条状发光二极管排列而成的如图为由七个条状发光二极管排列而成的半导体数码管（半导体数码管（LED数码管）的结构图，数码管）的结构图，选择不同的字段发光可显示出不同的字形选择不同的字段发光可显示出不同的字形 分布在同一平面上的七个发光段的不同组分布在同一平面上的七个发光段的不同组合而显示不同数码。常用的七段数码管有合而显示不同数码。常用的七段数码管有液晶显示器液晶显示器和和半导体数码管半导体数码管半导体数码管半导体数码管(LED数码管数码管)

7、LED数码管内部数码管内部的各个发光二极的各个发光二极管有管有共阴极共阴极和和共共阳极阳极两种接法两种接法 将公共阳极接高电平，某一段的阴极为将公共阳极接高电平，某一段的阴极为低电平时发光，否则不发光低电平时发光，否则不发光LED数码数码管的共阳管的共阳极接法极接法 LED数码数码管的共阴管的共阴极接法极接法 将公共阴极接低电平，某一段的阳极为将公共阴极接低电平，某一段的阳极为高电平时发光，否则不发光高电平时发光，否则不发光七段字型显示译码器七段字型显示译码器是将是将8421BCD代码译成对应于数码代码译成对应于数码管的七个字段信号，以驱动数码管显示相应的十进制数。管的七个字段信号，以驱动数码

8、管显示相应的十进制数。显示译码器中常用的有显示译码器中常用的有七段字型译码器七段字型译码器，它包括，它包括七段字七段字型数码显示器型数码显示器和和七段字型显示译码器七段字型显示译码器8421BCD代码是由四位自然二进制数代码是由四位自然二进制数0000(0)到到1111(15)共共16种组合的前种组合的前10种组成，即种组成，即0000（0）1001(9)，其余，其余6种无效。种无效。七段译码器七段译码器T337的外引线排列图的外引线排列图D，C，B，A 端输入端输入8421BCD代码代码 a，b，c，d，e，f，g为输出端，为输出端，和共阴极和共阴极LED数码管的各阳极相连数码管的各阳极相连

9、 七段译码器七段译码器T337的外引线排列图的外引线排列图七段译码器七段译码器T337的的逻辑状态表逻辑状态表 七段字型译码器七段字型译码器T337和共阴极和共阴极LED数码管的连接示意图数码管的连接示意图 触发器触发器:具有记忆功能的基本逻辑电路，能储存二进制信具有记忆功能的基本逻辑电路，能储存二进制信息（数字信息），具有三个基本特征：息（数字信息），具有三个基本特征：1.触发器有两个稳态，分别表示二进制数码触发器有两个稳态，分别表示二进制数码0和和1，无外触，无外触发时可维持稳定发时可维持稳定。2.外触发下，两个稳态可相互转换，已转换的稳态可长期外触发下，两个稳态可相互转换，已转换的稳态可

10、长期保存下来，这样就使触发器能记忆二进制信息，常用作二保存下来，这样就使触发器能记忆二进制信息，常用作二进制储存单元。进制储存单元。3.有两个互补输出端，分别用有两个互补输出端，分别用 Q和和 表示表示Q通常把通常把Q的状态规定为触发器的状态。当的状态规定为触发器的状态。当Q=1时称触发器时称触发器处于处于1状态，当状态，当Q=0时称触发器处于时称触发器处于0状态。规定触发器接状态。规定触发器接收信号前的状态为收信号前的状态为初态，初态，用用Qn表示，触发器接收信号后的表示，触发器接收信号后的状态为状态为次态，次态，用用Qn+1来表示来表示 触发器触发器触发器通常根据逻辑功能的不同可分为RS触

11、发器触发器，JK触触发器，发器，D触发器，触发器，T触发器触发器等 基本基本RS触发器的电路图触发器的电路图 QR，S是输入端，是输入端，Q，是是两个互补输出端两个互补输出端 1.触发器输入状态触发器输入状态R=S=1 10,1,0,11111nnnnnnnnnnQQQQRQQQSQQQRS01,0,1,11111nnnnnnnnnnQQQQRQQQSQQQRSR=S=1时，触发器保持输入信号作用前的状态不变时，触发器保持输入信号作用前的状态不变 基本基本RS触发器的电路图触发器的电路图 QR，S是输入端，是输入端，Q，是是两个互补输出端两个互补输出端 1.R=S=1时，时，Qn=Qn+12.

12、触发器输入状态触发器输入状态R=0，S=1时，时，Qn+1=1 10,1,0,0,11111nnnnnnnnQQRQQQSQQQRS11(,0,1,0,11111nnnnnnnnQQRQQQSQQQRS不稳定状态）10,1,1,0,11111nnnnnnnnQQRQQQSQQQRS1.R=S=1时，时，Qn=Qn+12.R=0，S=1时，时，Qn+1=0 3.R=1，S=0时，时，Qn+1=1 4.R=S=0时输出端都为时输出端都为1，触发器将由各种偶然因素决定，触发器将由各种偶然因素决定其最终输出状态，即触发器的输出状态不稳定，这种情况其最终输出状态，即触发器的输出状态不稳定，这种情况在使用

13、中应禁止出现。在使用中应禁止出现。基本基本RS触发器触发器的逻辑状态表的逻辑状态表 同步同步RS触发器触发器的电路图的电路图 CP为同步时钟脉冲信号，只有同步信号到达时，图中的为同步时钟脉冲信号，只有同步信号到达时，图中的触发器才能按输入信号改变状态，从而实现了对触发器在触发器才能按输入信号改变状态，从而实现了对触发器在时间上的控制。时间上的控制。R，S为输入端，为输入端，Q，为输出端，为输出端，CP时钟脉冲信号输入端时钟脉冲信号输入端 Q1.当当CP=0时，两个控制门时，两个控制门D3，D4都关闭，无论都关闭，无论R，S端输端输入信号如何，由入信号如何，由D1，D2组成的基本组成的基本RS触

14、发器的两输入端触发器的两输入端均为均为1，则基本，则基本RS触发器保持原状态不变。触发器保持原状态不变。同步同步RS触发器触发器的电路图的电路图 1.当当CP=0时，时，Qn=Qn+12.CP=1时，两个控制门时，两个控制门D3，D4都打开，在都打开，在CP=1的全部的全部作用时间里，作用时间里，S和和R状态的改变直接引起输出状态的变化状态的改变直接引起输出状态的变化 CP=1时，同步时，同步RS触触发器的逻辑状态表发器的逻辑状态表 同步同步JK触发器的逻辑电路图触发器的逻辑电路图1.当时钟脉冲信号输入端当时钟脉冲信号输入端CP=0，D3，D4门关闭，门关闭，D3，D4门的输出端门的输出端c，

15、d全为全为1，则触发器的输出状态不变。，则触发器的输出状态不变。2.当时钟脉冲信号输入端当时钟脉冲信号输入端CP=1，D3，D4门打开门打开 nnnnQQdcKJKQdJQc110,11,11,0,1,11,00,0,1,11nnnnnnnnQdcQKJKQdJQcQdcQKJKQdJQc1.当时钟脉冲信号输入端当时钟脉冲信号输入端CP=0，触发器的输出状态不变。触发器的输出状态不变。2.当时钟脉冲信号输入端当时钟脉冲信号输入端CP=1，D3，D4门打开门打开J=K=0时，时，Qn+1=QnJ=1，K=0时，时，Qn+1=1J=0，K=1时，时，Qn+1=0J=1，K=1时，时，触发器的输出状

16、态与原来相反触发器的输出状态与原来相反 同步同步JK触发器的逻辑电路图触发器的逻辑电路图JK触发器的逻辑状态表触发器的逻辑状态表 JK触发器有四种逻辑功能：触发器有四种逻辑功能：保持、置保持、置0，置，置1、翻转、翻转 同步同步JK触发器在一个时钟脉冲触发器在一个时钟脉冲CP作用下，可能引起触发作用下，可能引起触发器两次或多次状态翻转，在此基础上改进的器两次或多次状态翻转，在此基础上改进的边沿型边沿型JK触发触发器器可解决这个问题。可解决这个问题。边沿型边沿型JK触发器触发器是利用时钟边沿来使触发器动作的，动作是利用时钟边沿来使触发器动作的，动作之后在一个时钟脉冲内触发器输出状态不受输入的影响

17、。之后在一个时钟脉冲内触发器输出状态不受输入的影响。若触发器动作发生在时钟脉冲的上升沿，称为若触发器动作发生在时钟脉冲的上升沿，称为上升沿触发；上升沿触发；若触发器动作发生在时钟脉冲的下降沿，称为若触发器动作发生在时钟脉冲的下降沿，称为下降沿触发。下降沿触发。边沿型边沿型JK触发器的电路符号触发器的电路符号 CP接脉冲时钟，接脉冲时钟，R为正脉冲或负为正脉冲或负脉冲清零端，脉冲清零端，1J，1K为输入端，为输入端，Q，为输出端为输出端 Q使用时需知道是上升沿触发使用时需知道是上升沿触发还是下降沿触发还是下降沿触发 同步同步D触发器触发器:在同步在同步RS触发器触发器的基础上，把输入端的基础上，

18、把输入端R和与非门和与非门D3的输出端相连接，同时把输的输出端相连接，同时把输入端入端S的名称改为的名称改为D 1.当时钟脉冲信号输入端当时钟脉冲信号输入端CP=0时，时，D3，D4门关闭，门关闭，D3，D4输出端输出端c=d=1，触发器状态不变。，触发器状态不变。2.当时钟脉冲信号输入端当时钟脉冲信号输入端CP=1时，时，D3，D4门打开，若输门打开，若输入入D=0，则，则c=1，d=0，由同步，由同步RS触发器的逻辑关系可得触发器的逻辑关系可得触发器置触发器置0；若输入；若输入D=1，则，则c=0，d=1，由同步，由同步RS触发器触发器的逻辑关系可得触发器置的逻辑关系可得触发器置1 同步同

19、步D触发器触发器:同步同步D触发器的逻辑状态表触发器的逻辑状态表 同步同步D触发器在时钟脉冲的触发器在时钟脉冲的高电平期间，高电平期间，D端的数据均端的数据均可送至输出端可送至输出端 当当CP端变为低电平时，输入的信息则保留在触发器中，端变为低电平时，输入的信息则保留在触发器中，即即CP的低电平把数据锁存在触发器中。所以这种时钟控的低电平把数据锁存在触发器中。所以这种时钟控制的制的D触发器适合二进制信息的保存，又常称为触发器适合二进制信息的保存，又常称为D锁存器锁存器 与同步与同步JK触发器同理，为防止在一个时钟脉冲触发器同理，为防止在一个时钟脉冲CP作用下作用下触发器的状态翻转现象，常使用改

20、进的维持阻塞触发器的状态翻转现象，常使用改进的维持阻塞D触发器触发器 维持阻塞维持阻塞D触发器是上升沿触发的触发器是上升沿触发的D触发器，其输出触发器，其输出Q的状的状态在时钟上升沿作用后被置成和时钟出现之前态在时钟上升沿作用后被置成和时钟出现之前D的状态相的状态相同，在一个时钟脉冲内输出状态不受输入的影响。同，在一个时钟脉冲内输出状态不受输入的影响。维持阻塞维持阻塞D触发器的电路符号触发器的电路符号 CP为时钟脉冲输入端，为时钟脉冲输入端，D为信号为信号输入端，输入端，R为正脉冲或负脉冲清为正脉冲或负脉冲清零输入端，零输入端，S为正脉冲或负脉冲为正脉冲或负脉冲置置1输入端输入端 Q，为输出端

21、为输出端Q时序逻辑电路时序逻辑电路:任意时刻的输出状态不仅取决于该时刻任意时刻的输出状态不仅取决于该时刻输入信号的状态，而且还和电路原来的状态有关。输入信号的状态，而且还和电路原来的状态有关。数码寄存器：数码寄存器：数字系统中常用的逻辑部件，暂时存放参与数字系统中常用的逻辑部件，暂时存放参与 运算的数据和运算结果。运算的数据和运算结果。集成四位数码集成四位数码寄存器寄存器T4175的逻辑电路图的逻辑电路图 四位数码寄存器四位数码寄存器T4175是由四个维持阻塞是由四个维持阻塞D触发器构成的触发器构成的数码寄存器，具有寄存数码和清除原有数码的功能，其中数码寄存器，具有寄存数码和清除原有数码的功能

22、，其中触发器的数目与需要存放的二进制数码的位数相等。触发器的数目与需要存放的二进制数码的位数相等。集成四位数码集成四位数码寄存器寄存器T4175的逻辑电路图的逻辑电路图 四位二进制数码的每一位分别输入至四个触发器的四位二进制数码的每一位分别输入至四个触发器的D端，端，四个触发器的时钟信号四个触发器的时钟信号CP，四个置，四个置0端端 R连在一起连在一起 当当CP端加一个正脉冲后，端加一个正脉冲后，Q3Q2Q1Q0=D3D2D1D0，四位二进制数码存入四个触发器中四位二进制数码存入四个触发器中 T4175的外部引线排列图的外部引线排列图 四位异步加法计数器四位异步加法计数器 四个下降沿触发的四个

23、下降沿触发的JK触发的触发的J，K端都接高电平端都接高电平1，使它们，使它们具有翻转功能，低位触发器的输出脉冲接到相邻高位触发具有翻转功能，低位触发器的输出脉冲接到相邻高位触发器的时钟脉冲输入端器的时钟脉冲输入端 首先，在首先，在 R端加一个负脉冲，使计数器清零，待端加一个负脉冲，使计数器清零，待 R端恢复端恢复高电平时，计数器开始计数。高电平时，计数器开始计数。四位异步四位异步加法计数器加法计数器 当第一个计数脉冲的下降沿到来时，当第一个计数脉冲的下降沿到来时，Q0由由0变为变为1，其它触，其它触发器保持原来的输出状态，此时发器保持原来的输出状态，此时Q3Q2Q1Q0由由0000变为变为00

24、01，表示已累计了一个脉冲，表示已累计了一个脉冲 当第二个计数脉冲的下降沿到来时当第二个计数脉冲的下降沿到来时,Q0的状态翻转由的状态翻转由1变为变为0,Q1的时钟脉冲处于低电位的时钟脉冲处于低电位,Q1的状态翻转由的状态翻转由0变为变为1，其，其它触发器保持原来的输出状态，此时它触发器保持原来的输出状态，此时Q3Q2Q1Q0由由0001变变为为0010，表示已累计了两个脉冲，表示已累计了两个脉冲 计数器按二进制数继续，第十五个脉冲的下降沿到来时，计数器按二进制数继续，第十五个脉冲的下降沿到来时，Q3Q2Q1Q0变成变成1111，表示已累计了，表示已累计了15个脉冲；当第十个脉冲；当第十六个计

25、数脉冲的下降沿到来后，六个计数脉冲的下降沿到来后，Q3Q2Q1Q0变成变成0000 二进制计数器具有二分频作用即每经过一个触发器，脉冲二进制计数器具有二分频作用即每经过一个触发器，脉冲波形的周期就增加一倍，脉冲频率则降低一半波形的周期就增加一倍，脉冲频率则降低一半 对于对于n位二进制计数器，第位二进制计数器，第n个触发器的输出脉冲为计数脉个触发器的输出脉冲为计数脉冲频率的冲频率的1/2n 四位异步加法计数器四位异步加法计数器的波形图的波形图 数字显示电子钟数字显示电子钟的结构图的结构图 数字显示电子钟由数字显示电子钟由谐谐振器振器用于产生用于产生1Hz的的脉冲信号，作为秒计脉冲信号，作为秒计数器的计数脉冲，还数器的计数脉冲，还有有计数器计数器、译码器译码器和和数码显示器数码显示器共四部分共四部分秒计数器每计入秒计数器每计入60个脉冲便输出一个进位脉冲信号作为分个脉冲便输出一个进位脉冲信号作为分计数器的计数脉冲信号；分计数器每计入六十个脉冲便输计数器的计数脉冲信号；分计数器每计入六十个脉冲便输出一个进位脉冲信号作为时计数器的计数脉冲信号；时计出一个进位脉冲信号作为时计数器的计数脉冲信号；时计数器每计入二十四个脉冲便完成计数循环，数字显示电子数器每计入二十四个脉冲便完成计数循环，数字显示电子钟清零，开始重新计时。钟清零，开始重新计时。