1、典型的冯诺伊曼计算机结构框图运算器控制器输入设备存储器输出设备典型的冯诺伊曼计算机结构框图冯诺伊曼计算机结构的演化输入输出启动/禁止D3D2D1D0D3D2D1D0来自CPU来自存储器C1C201运算器控制器输入设备存储器输出设备以存储器为中心的计算机结构框图00010000地址译码器来自CPU的地址寄存器00000010控制CPU发送读命令将数据传送给CPU存储器读操作操作码操作数/操作数地址操作码操作码操作数1/操作数地址1操作数n/操作数地址n操作码操作数6位10位ALUCU寄存器中断系统CPU控制总线数据总线地址总线使用系统总线的CPUAXBXCXDX通用寄存器SPBPSIDI指针和变
2、址CSDSSSES段IPF程序状态8086微处理器寄存器的组织ACCALUXMQ运算器CU控制单元IRPC控制器CPU存储体MDRMAR主存储器I/O取指阶段执行阶段取指周期（取指、分析）执行周期执行指令指令周期取指周期指令周期无条件转移指令 JMP X取指周期指令周期加法指令 执行周期取指周期指令周期执行周期乘法指令 机器周期TT1T2TnT1T2Tn机 器 周 期 M1机 器 周 期 M2指 令 周 期（包括1n个机器周期）取指令1执行指令1取指令2执行指令2指令的串行执行CPU总线时间取指1执行1写数1取指2执行2取指3忙忙忙忙总线的使用情况取指令1执行指令1取指令2执行指令2取指令3执行指令3指令的二级流水FI 取指令 DI 指令译码 CO 计算操作数地址FO 取操作数 EI 执行指令 WO 写操作数取指令指令译码地址形成取操作数操作执行写操作数改指令指针对阶锁存器尾数相加锁存器规格化锁存器假设一条指令分为四个阶段：取指（FI）、译码（ID）、执行（EI）、回写（WR）RISC 的性能优于 CISC 25 倍
