数字电路技术-课件-第4章-基本数字电路.ppt

1、4-1第4章 基本数字电路概述概述4-2、基本逻辑门电路、基本逻辑门电路 4-3、触发器、触发器4-4、存储器、存储器4-5、可编程逻辑器件、可编程逻辑器件阅读阅读:P186-269作业作业:P270-274 练习练习4-2,4-8,4-10,4-11,4-12 4-24概述概述4-1-1、分类、分类4-1-2、性能特性和参数、性能特性和参数4-1-3、使用数字、使用数字IC的注意事项的注意事项4-3按规模按规模SSI 100 gatesMSI 103 gates LSI 104 gatesVLSI 105 gates4-1双极型：双极型：TTL、ECL、I2L、HTLMOS：PMOS、NMO

2、S、CMOS、HCMOS按工艺按工艺4-1-1、分类、分类按编程能力按编程能力半定制半定制全定制全定制4-4按结构按结构一般输出一般输出 集电极或漏极开路输出集电极或漏极开路输出三态输出三态输出4基本门电路基本门电路触发器触发器 组合电路模块组合电路模块时序电路模块时序电路模块存储器存储器按功能按功能4-1-1、分类、分类4-51、输入、输入/输出逻辑电平输出逻辑电平 VIH:逻辑门的高电平输入门限逻辑门的高电平输入门限 VIL:逻辑门的低电平输入门限逻辑门的低电平输入门限 VOH:逻辑门的高电平输出门限逻辑门的高电平输出门限 VOL:逻辑门的低电平输出门限逻辑门的低电平输出门限4-14-1-

3、2、性能特性和参数、性能特性和参数类型类型VOH/VOLVIH/VIL电源电源 频率频率 集成度集成度 功耗功耗TTL2.4/0.42.0/0.854MMHLVTTL2.4/0.42.0/0.83.38MMHCMOS4.4/0.53.6/1.552MLLHCMOS 4.4/0.53.6/1.5510MHLHCMOS 2.4/0.42.0/0.83.3 16M11111与与或或输入输入缓冲缓冲输出输出缓冲缓冲013AAW 012AAW 011AAW 010AAW 133WWD0232WWWD131WWD010WWD4-54与阵列不可编程、或阵列可编程013AAW 012AAW 011AAW 01

4、0AAW 如如PROMW0W1W2W3D3D2D1D0A1A0&1111 1 例4-5-14-55与阵列可编程、或阵列不可编程如如PALPAL、GALGAL和和HDPLDHDPLDW0W1W2W3D3D2D1D0A1A0&1111 1 133WWD0232WWWD131WWD010WWD例4-5-2例4-5-34-56与阵列、或阵列都可编程如如PLAPLAW0W1W2W3D3D2D1D0A1A0&1111 1 例4-5-44-57与阵列、或阵列都不可编程W0W1W2W3D3D2D1D0A1A0&1111 1013AAW 012AAW 011AAW 010AAW 0101133AAAAWWD01

5、01010232AAAAAAWWWD0101131AAAAWWD0101010AAAAWWDROMD3D2D1D0A1A0A1A0AND OR4-584-54-5-2、基本结构、基本结构1、组合逻辑的电路结构、组合逻辑的电路结构 (2)LUT 查找表查找表 (SRAM)ABCDEFGQXQY组合组合逻辑逻辑 7 个输入，其中5个来自外部，2个来自内部逻辑块的触发器 2个输出 25存储单元 多种组合逻辑选项4-59LUTLUT的使用的使用1、两个独立的、两个独立的4变量逻辑函数变量逻辑函数例4-5-64-60LUTLUT的使用的使用2、一个、一个5变量的逻辑函数变量的逻辑函数 4-61LUTLU

6、T的使用的使用3、6变量或变量或7变量的逻辑函数变量的逻辑函数 4-624-54-5-2、基本结构、基本结构2、时序逻辑的电路结构、时序逻辑的电路结构输入1S0选择S1SLU置位时钟复位DCQQSR宏单元LMC 反馈选择输出选择(1)同步可编程同步可编程例4-5-74-634-54-5-2、基本结构、基本结构2、时序逻辑的电路结构、时序逻辑的电路结构(2)异步可编程异步可编程输入1S0选择DCQQSRS1SLU宏单元宏单元LMC4-64LMCLMC配置配置1.S1 S0=00输入选择LU1输入选择LU12.S1 S0=01置位时钟复位DCQQSR选择LU输入1置位时钟复位DCQQSR选择LU输

7、入13.S1 S0=104.S1 S0=11组合类型组合类型时序类型时序类型例4-5-84-654-54-5-2、基本结构、基本结构3、I/O结构结构I/O引脚输出控制输出输入输出三态缓冲器输入缓冲器4-664-54-5-3、CPLD的基本结构的基本结构1、PLD的分类的分类按电路结构分 PROM-与阵列、或阵列都可编程 PLA-与阵列、或阵列都可编程 PAL-与阵列可编程、或阵列不可编程 GAL-与阵列可编程、或阵列不可编程 CPLD-与阵列可编程、或阵列不可编程 FPGA-LUT,CLB(可配置逻辑块)2、CPLD的特点的特点 输入数不确定 延迟时间难以控制 由小PLD组成 小PLD之间由

8、互连矩阵连接 4-674-54-5-3、CPLD的基本结构的基本结构3、基本结构的改进、基本结构的改进 (1)与阵列、或阵列的改进与阵列、或阵列的改进输入输入LULMCnS1LU 1S0LMC n-1输入输入LMC n+1 (2)LMC的改进的改进 增加LMC中触发器的数量 触发器的结构可控 4-684-54-5-3、CPLD的基本结构的基本结构4、全局和局部互连结构、全局和局部互连结构全局总线局部PLD模块4-69Altera MAX PLD示例示例4-70Lattic ISP PLD示例示例Output Routing Pool(ORP)Output Rooting Pool(ORP)H3

9、H2H1H0G3G2G1G0A0A1A2A3B0B1B2B3F3F2F1F0E3E2E1E0C1C2C3C0D0D1D2D3全局布线区(GRP)Input BusInput BusORPORPORPORPInputBusInputBusInputBusInpusBusOutput Routing Pool(ORP)Output Routing Pool(ORP)Input BusInput BusCLK0CLK1CLK2IOCLK0IOCLK1ISP&BoundaryScanTAPI/O引脚测试引脚输出布线区(ORP)逻辑块ISP&BST时钟分配输入总线时钟4-714-54-5-4、FPGA的

10、基本结构的基本结构1、Altera FLEXAltera FLEX 80004-724-54-5-4、FPGA的基本结构的基本结构2、Xilinx XCXilinx XC 3000可配置逻辑块可编程开关矩阵可编程互连4-734-54-5-4、FPGA的基本结构的基本结构2、Xilinx XCCLB4-744-54-5-4、FPGA的基本结构的基本结构2、Xilinx XCPSM长线PSMPSMCLBCLBCLBCLBCLBCLBCLBPSMPSMCLBCLBCLBCLB双长线单线PSM4-75总线总线A1 E1 A2E2A3E3例例4-2-1:3态门的应用态门的应用4-766QQCD12345

11、&0C0011保持Q111 1001111101 0011 0110111输入110001保持保持11保持 Q=1保持 Q=0清除预置?边沿触发边沿触发D触发器的工作原理示例触发器的工作原理示例4-77例例4-4-1:RAM A0A1An-1地址译码器W0W1W2n-1 存储阵列R/W电路R/WCSD0D1Di字线WL位线BL4-78输出缓冲存储阵列例例4-4-2:ROMD3D2D1D0BLEN1EN1CSVDDEN1EN1W0W1W2W3WLVDDW0W1W2W3B0B1B2B3 1 1 1 14-79 存储容量为44的PROM需要多少条地址线？例例4-4-3:DecoderA1A0W0W1

12、W2W3001000010100100010110001W0W1W2W3&A1A011013AAW012AAW011AAW010AAWW0W1W2W3A1A0VCC112 2条地址线条地址线4-80例例4-4-4:译码器与译码器与ROMWLBL地址译码器存储阵列输出缓冲EN1EN1EN1D3W0W1W2W3D2D1D0A1A0CS013AAW 012AAW 011AAW 010AAW 133WWD0232WWWD131WWD010WWD11&EN1 1 1 1 14-81例例4-4-5:译码器与译码器与 PROM用84的PROM实现逻辑函数CBACBACBACBAF W0 W1 W2 W3&B

13、 C B0 B1 1 A W4 W5 W6 W7&F 1 1 1 1 1 1 B2 B3 4-82 用EPROM器件2716实现一个存储容量为204816的存储器。例例4-4-6:译码器与译码器与 PROM1、EPROM 2716的引脚图的引脚图A0A1A10地址译码器P0P1P2047输出缓冲器 20488存储阵列D0D1D74-832、设计电路、设计电路例例4-4-6:译码器与译码器与 PROM 用EPROM器件2716实现一个存储容量为204816的存储器。4-84 确定下列PROM器件所实现电路的逻辑功能。例例4-5-1:与或阵列结构与或阵列结构W0W1W2W3D3D2D1D0A1A0

14、&1111 1 013AAW 012AAW 011AAW 010AAW 0101133AAAAWWD0101010232AAAAAAWWWD0101131AAAAWWD0101010AAAAWWD可变固定4-85例例4-5-2:与或阵列结构与或阵列结构013AAW 012AAW 011AAW 010AAW 0101133AAAAWWD0101010232AAAAAAWWWD0101131AAAAWWD0101010AAAAWWDW0W1W2W3D3D2D1D0A1A0&1111 1 确定逻辑函数。固定可变4-86例例4-5-3:与或阵列结构与或阵列结构其他输入或反馈输出控制信号&1&11IiL

15、U到输出缓冲器或其他单元电路输出反馈 PAL/GAL/CPLD器件中LU的结构。其他输入4-87 确定逻辑函数。例例4-5-4:与或阵列结构与或阵列结构013AAW 012AAW 011AAW 010AAW 0101133AAAAWWD0101010232AAAAAAWWWD0101131AAAAWWD0101010AAAAWWDW0W1W2W3D3D2D1D0A1A0&1111 1 可变可变4-88例例4-5-5:与或阵列结构与或阵列结构BAW 1ACW 010WWF用PLA器件实现逻辑函数ACBAFW7FAB1C W0W1&W2&W3 W4&W5&W6&FAB1C W0W1&W2&W3W4

16、&W5&W6&W7&4-89例例4-5-6:LUT结构结构一个具有并行使能的模8计数器。4-90GAL22V10器件的常见器件的常见LMC结构结构例例4-5-7:LMC结构结构S0DCQQSRS11ENS置位时钟复位1&其他输入或反馈输入同步可编程同步可编程4-91使用GAL22V10器件实现一个十进制异步计数器。例例4-5-8:LMC结构结构1.填写状态转移表CPQ3nQ2nQ1nQ0nQ3n+1Q2n+1Q1n+1Q0n+1000000001100010010200100011300110100401000101501010110601100111701111000810001001910010000 CPQQ0n10n 0n1nn11nQQQQ3 1n2n12nQQQ 0n1n2n13nQQQQ2.列写状态方程4-923.选择器件结构4.设计电路DCQ1EN1&CP Q3Q2Q1Q0DCQ1EN1&DCQ1EN1&DCQ1EN1&DCQ1EN1&CPQQ0n10n 0n1nn11nQQQQ3 1n2n12nQQQ 0n1n2n13nQQQQ例例4-5-8:LMC结构结构使用GAL22V10器件实现一个十进制异步计数器。