1、8.1 8.1 半导体存储器半导体存储器8.2 8.2 可编程逻辑器件可编程逻辑器件w随机存取存储器随机存取存储器RAM和只读存储器和只读存储器ROM的的结构、工作原理及结构、工作原理及存储器容量扩展存储器容量扩展的方法；的方法；w可编程阵列逻辑可编程阵列逻辑PAL、通用阵列、通用阵列GAL的结的结构与特点；构与特点；wCPLD和和FPGA的结构特点；的结构特点；w可编程逻辑器件的开发与应用技术。可编程逻辑器件的开发与应用技术。w 8.1.1 8.1.1 只读存储器只读存储器u 8.1.2 8.1.2 随机存取存储器随机存取存储器RAMRAMw8.1.3 8.1.3 存储器容量的扩展存储器容量
2、的扩展只能读但不能写入只能读但不能写入既可读又可写既可读又可写图8.1 ROM的基本结构图输入的输入的地址码地址码字单元的地址选字单元的地址选择线，简称字线择线，简称字线输出信息输出信息数据线，数据线，简称位线简称位线地址译码器作用：地址译码器作用：将输入的地址译码成相应的控制信息，利用这个控制信号从存储矩阵中把指定的单元选出，并把其中的数据送到读出电路。读出电路的作用：读出电路的作用：一是提高存储器的带负载能力；二是实现对输出状态的三态控制，以便于系统的总线联接。存储矩阵：存储矩阵：存储器的主体部分,由存储单元组成。一个存储单元只能存储1位二进制数1或0。存储器的容量可用存储单元的数量来表示
3、 一个具有条字线和条位线的存储器，其存储容量为：存储容量=字线数位线数=位MN 当 01、10、11时 以掩膜ROM为例，如图所示为二极管ROM的原理图，其存储容量为44。图8.2 只读存储器ROM原理图 如0001AA10W01010123DDDD输出01AA0123DDDD则 依次输出为0110。0010、1101、011011ABCCABCBABCAY1BCACBAY2解：（1）将函数化为标准与-或式，即：ABCCABCBABCAY1CBABCAABCCBACBAY2（2）确定存储单元内容。由函数最小项表达式可知函数有4个存储单元为1，有5个存储单元为1。（3）画出用ROM实现的逻辑图，
4、如图8.4所示。1RAM的基本结构和工作原理图8.6 RAM的基本结构输入输入的地的地址码址码字单元的地址选字单元的地址选择线，简称字线择线，简称字线输出信息输出信息数据线，数据线，简称位线简称位线图8.7 RAM存储矩阵1024210如输入地址码110000110109AA113X112Y则位于 和 交点处的字单元可以进行读写操作，而其他单元没被选中。12Y13X1RAM的基本结构和工作原理CS0CS1CSWR/1/WR0/WR2RAM存储单元的类型3.集成静态存储器SRAM 引脚图引脚图表表8.2 2114A的工作方式的工作方式工作工作方式方式未选未选中中1 1高阻高阻读操读操作作0 01
5、 1输出输出写操写操作作0 00 0输入输入CSWR/14/OIOI图8.9 RAM的位扩展2114A的存储容量为1K4，2片扩展成 1K 8位的RAM。图8.10 RAM的字扩展同时位扩展和字扩展方式u8.2.1 8.2.1 概概 述述w8.2.2 8.2.2 低密度可编程逻辑器件低密度可编程逻辑器件 及其应用及其应用u8.2.3 8.2.3 高密度可编程逻辑器件高密度可编程逻辑器件 及其应用开发及其应用开发8.2.2 8.2.2 低密度可编程逻辑器件及其应用低密度可编程逻辑器件及其应用表表8.3 四种四种PLD器件的结构特点表器件的结构特点表器件名与阵列或阵列输出电路 编程方式PROM固定
6、可编程固定熔丝PLA可编程可编程固定熔丝PAL可编程固定固定熔丝GAL可编程固定可组态电可檫除 BCACBAY2CBACY1CBACBAABCY1CBABCAABCCBACBAY2CBACY1BCACBAY2图8.25 MAX7000A器件基本结构CPLDCPLDFPGAFPGA集成度高。集成度高。集成度更高集成度更高通过修改具有固定内连电路的通过修改具有固定内连电路的逻辑功能来编程，无需外部存逻辑功能来编程，无需外部存储器。储器。通过改变内部连线的布线来编通过改变内部连线的布线来编程，需要外部存储器。程，需要外部存储器。逻辑块级编程，速度快逻辑块级编程，速度快门级编程，速度较慢门级编程，速度
7、较慢连续式布线结构，时序延迟可连续式布线结构，时序延迟可预测预测分段式布线结构，结构复杂，分段式布线结构，结构复杂，时序延迟不可预测时序延迟不可预测功耗大，集成度越高越明显。功耗大，集成度越高越明显。功耗较低。功耗较低。适合完成各种算法和组合逻辑适合完成各种算法和组合逻辑电路，替代象地址译码器、特电路，替代象地址译码器、特殊计数器等以前要用很多逻辑殊计数器等以前要用很多逻辑电路才能实现的功能。电路才能实现的功能。适合于完成时序逻辑电路，如适合于完成时序逻辑电路，如高速相关运算、高速高速相关运算、高速FFTFFT运算、运算、做做ASICASIC的先期验证等。的先期验证等。表表8.4 CPLD8.4 CPLD与与FPGAFPGA特点比较特点比较图8.27 Quartus的设计流程
