微电子学概论-Chap04课件.ppt

1、l 集成电路的制造需要非常复杂的技术，它主要由集成电路的制造需要非常复杂的技术，它主要由半导体物理与器件专业负责研究。半导体物理与器件专业负责研究。VLSI设计者可设计者可以不去深入研究，但是作为从事系统设计的工程师，以不去深入研究，但是作为从事系统设计的工程师，有必要了解芯片设计中的工艺基础知识，才能根据有必要了解芯片设计中的工艺基础知识，才能根据工艺技术的特点优化电路设计方案。对于电路和系工艺技术的特点优化电路设计方案。对于电路和系统设计者来说，更多关注的是工艺制造的能力，而统设计者来说，更多关注的是工艺制造的能力，而不是工艺的具体实施过程。不是工艺的具体实施过程。l 由于系统芯片由于系统

2、芯片SOC（System On Chip）的出现，给的出现，给IC设计者提出了更高的要求，也面临着新的挑战：设设计者提出了更高的要求，也面临着新的挑战：设计者不仅要懂系统、电路，也要懂工艺、制造。计者不仅要懂系统、电路，也要懂工艺、制造。学习工艺的必要性学习工艺的必要性集成电路设计与制造的主要流程框架集成电路设计与制造的主要流程框架设计设计芯片检测芯片检测单晶、外单晶、外延材料延材料掩膜版掩膜版芯片制芯片制造过程造过程封装封装测试测试 系统需求系统需求包括功能设计、逻辑设计包括功能设计、逻辑设计、电路设计、掩膜版图设、电路设计、掩膜版图设计、计算机仿真（后面章计、计算机仿真（后面章节讨论）。节

3、讨论）。集成电路的设计过程：集成电路的设计过程：设计创意设计创意 +仿真验证仿真验证集成电路芯片设计过程框架集成电路芯片设计过程框架From 吉利久教授吉利久教授是是功能要求功能要求行为设计（行为设计（VHDL）行为仿真行为仿真综合、优化综合、优化网表网表时序仿真时序仿真布局布线布局布线版图版图后仿真后仿真否否是是否否否否是是Sing off设计业设计业制造业制造业芯片制造过程芯片制造过程AA直拉单晶硅直拉单晶硅由氧化、淀积、离子注入或蒸由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层发形成新的薄膜或膜层曝曝 光光刻刻 蚀蚀硅片硅片测试和封装测试和封装用掩膜版用掩膜版重复重复20-30次次集成电

4、路芯片的显微照片集成电路芯片的显微照片Vsspoly 栅Vdd布线通道参考孔有源区N+P+N沟道沟道MOS晶体管晶体管CMOS集成电路集成电路(互补型互补型MOS集成电路集成电路)：目前应用最为广泛的一种集成电路，约占目前应用最为广泛的一种集成电路，约占集成电路总数的集成电路总数的95%以上。以上。4.1 集成电路制造工艺集成电路制造工艺图形转换：图形转换：将设计在掩膜版将设计在掩膜版(类似于照类似于照相底片相底片)上的图形转移到半导体单晶片上上的图形转移到半导体单晶片上掺杂：掺杂：根据设计的需要，将各种杂质掺根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等杂在需要的位置上，形

5、成晶体管、接触等制膜：制膜：制作各种材料的薄膜制作各种材料的薄膜一、图形转换：光刻一、图形转换：光刻光刻三要素：光刻三要素：光刻胶、掩膜版和光刻机光刻胶、掩膜版和光刻机?光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的溶剂等混合而成的胶状液体。胶状液体。光刻胶是对光、电子束或者光刻胶是对光、电子束或者x线等敏感，具有在显影液中溶解性变化的性质，同线等敏感，具有在显影液中溶解性变化的性质，同时具有耐腐蚀性的材料。光刻胶有正型和负型两种。时具有耐腐蚀性的材料。光刻胶有正型和负型两种。正型光刻胶受紫外线照射，其感光的部分发生

6、光分解正型光刻胶受紫外线照射，其感光的部分发生光分解反应溶于显影液，末感光的部分显影后仍然留在基片反应溶于显影液，末感光的部分显影后仍然留在基片的表面。与此相反，负型光刻胶的未感光的部分溶于的表面。与此相反，负型光刻胶的未感光的部分溶于显影液中，而感光部分显影后仍留在基片表面。显影液中，而感光部分显影后仍留在基片表面。?光刻胶受到特定波长光线的作用后，导致其化学结构光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的发生变化，使光刻胶在某种特定溶液中的溶解特性改溶解特性改变变正胶：正胶：分辨率高，在超大规模集成电路工艺中，一般分辨率高，在超大规模集成电路工艺中，一

7、般只采用正胶只采用正胶负胶：负胶：分辨率差，适于加工线宽分辨率差，适于加工线宽3 m的线条的线条正胶：曝光正胶：曝光后可溶后可溶负胶：曝光负胶：曝光后不可溶后不可溶光刻工艺流程示意图光刻工艺流程示意图光刻工艺（光刻工艺（Photolithography)将电路图形转移到晶片上将电路图形转移到晶片上Design =Mask（掩膜）=Wafer（晶片）光刻需要的掩模光刻需要的掩模CMOS电路版图和断面构造电路版图和断面构造版图版图 Layout掩模掩模 MaskCMOS工艺中使用的掩模工艺中使用的掩模（与左图对应）（与左图对应）IC由不同层次的材料组成的。每一层上的图形各不由不同层次的材料组成的。

8、每一层上的图形各不相同。在每一层上形成不同图形的过程叫光刻。相同。在每一层上形成不同图形的过程叫光刻。版图版图由代表不同类型由代表不同类型“层层”的多边形组成。的多边形组成。在在IC工艺中制作每一层时，都需要用掩模板来确定工艺中制作每一层时，都需要用掩模板来确定在什么位置进行掺杂、腐蚀、氧化等。光刻是定域在什么位置进行掺杂、腐蚀、氧化等。光刻是定域半导体面积的一种手段。在此确定的面积上，进行半导体面积的一种手段。在此确定的面积上，进行工艺加工。工艺加工。光刻的目的就是在二氧化硅或金属薄膜上面刻蚀出光刻的目的就是在二氧化硅或金属薄膜上面刻蚀出与与MaskMask上完全对应的几何图形，从而实现选择

9、性掺上完全对应的几何图形，从而实现选择性掺杂杂、腐蚀、氧化等、腐蚀、氧化等目的目的光刻工序：光刻胶的涂覆光刻工序：光刻胶的涂覆爆光爆光显影显影刻蚀刻蚀去胶去胶光刻的基本要素是掩模板和光刻胶。光刻的基本要素是掩模板和光刻胶。三种光刻方式三种光刻方式二、几种常见的光刻方法二、几种常见的光刻方法?接触式光刻：接触式光刻：分辨率较高，但是容易造分辨率较高，但是容易造成掩膜版和光刻胶膜的损伤。成掩膜版和光刻胶膜的损伤。?接近式曝光：接近式曝光：在硅片和掩膜版之间有一在硅片和掩膜版之间有一个很小的间隙个很小的间隙(1025 m)，可以大大减，可以大大减小掩膜版的损伤，分辨率较低小掩膜版的损伤，分辨率较低?

10、投影式曝光：投影式曝光：利用透镜或反射镜将掩膜利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式目前用的最多的曝光方式三、超细线条光刻技术三、超细线条光刻技术?甚远紫外线甚远紫外线(EUV)(EUV)?电子束光刻电子束光刻?X X射线射线?离子束光刻离子束光刻 经过光刻后在光刻胶上得到的图形并不是经过光刻后在光刻胶上得到的图形并不是器件的最终组成部分，光刻只是在光刻胶上形器件的最终组成部分，光刻只是在光刻胶上形成临时图形。为了得到集成电路真正需要的图成临时图形。为了得到集成电路真正需要的图形，必须将光刻胶上的图形转移到硅片上。完形，

11、必须将光刻胶上的图形转移到硅片上。完成这种图形转换的方法之一就是将未被光刻胶成这种图形转换的方法之一就是将未被光刻胶掩蔽的部分通过选择性腐蚀去掉。掩蔽的部分通过选择性腐蚀去掉。常用的腐蚀方法分为常用的腐蚀方法分为湿法刻蚀和干湿法刻蚀和干法刻蚀法刻蚀四、刻蚀技术四、刻蚀技术湿法刻蚀：湿法刻蚀：利用液态化学试剂或利用液态化学试剂或溶液通过化学反应进行刻蚀的方法溶液通过化学反应进行刻蚀的方法干法刻蚀：干法刻蚀：主要指利用低压放电主要指利用低压放电产生的等离子体中的离子或游离基产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原处于激发态的分子、原子及各种原子基团等子基团等)与材料发生化学反

12、应或通与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的过轰击等物理作用而达到刻蚀的目的1.湿法腐蚀：湿法腐蚀：利用液态化学试剂或溶液通过化学反应进利用液态化学试剂或溶液通过化学反应进行刻蚀的方法，行刻蚀的方法，用在线条较大的用在线条较大的IC(3 m)；优点：选择性好；重复性好；生产效率高；优点：选择性好；重复性好；生产效率高；设备简单；成本低；设备简单；成本低；缺点：钻蚀严重；对图形的控制性差；缺点：钻蚀严重；对图形的控制性差；广泛应用在半导体工艺中：磨片、抛光、清广泛应用在半导体工艺中：磨片、抛光、清洗、腐蚀；洗、腐蚀；2.干法刻蚀干法刻蚀主要有主要有溅射与离子束刻蚀溅射与离子束刻蚀

13、、等离子刻蚀等离子刻蚀、反应离子刻蚀反应离子刻蚀等。等。溅射与离子束刻蚀溅射与离子束刻蚀：通过高能惰性气体离子的物理轰击作用刻蚀通过高能惰性气体离子的物理轰击作用刻蚀，各向异性性好，但选择性较差各向异性性好，但选择性较差 等离子刻蚀等离子刻蚀(Plasma Etching)：利用放电产生的游离基与材料发生利用放电产生的游离基与材料发生化学反应，形成挥发物，实现刻蚀。选择性好、对衬底损伤较小，但各化学反应，形成挥发物，实现刻蚀。选择性好、对衬底损伤较小，但各向异性较差向异性较差 反应离子刻蚀反应离子刻蚀(Reactive Ion Etching，简称为，简称为RIE)：通过活性通过活性离子对衬底

14、的物理轰击和化学反应双重作用刻蚀。具有溅射离子对衬底的物理轰击和化学反应双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性好的优点。目前，好的优点。目前，RIE已成为已成为VLSI工艺中应用最广泛的主流工艺中应用最广泛的主流刻蚀技术刻蚀技术 干法刻蚀：干法刻蚀：主要指利用低压放电产生的等离子体中的离子或主要指利用低压放电产生的等离子体中的离子或游离基游离基(处于激发态的分子、原子及各种原子基团等处于激发态的分子、原子及各种原子基团等)与材料与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的。发生化学反应或通过轰击等

15、物理作用而达到刻蚀的目的。优点：各项异性好，可以高保真的转移光刻图形；优点：各项异性好，可以高保真的转移光刻图形；4.2 扩散与离子注入扩散与离子注入掺杂：将需要的杂质掺入特定的掺杂：将需要的杂质掺入特定的半导体区域中，以达到改变半导半导体区域中，以达到改变半导体电学性质，形成体电学性质，形成PN结、电阻、结、电阻、欧姆接触欧姆接触磷磷(P)、砷、砷(As)N型硅型硅硼硼(B)P型硅型硅掺杂工艺：扩散、离子注入掺杂工艺：扩散、离子注入一一.扩扩 散散 扩散法（扩散法（diffusion）是将掺杂气体导入放有硅片的高温炉中，）是将掺杂气体导入放有硅片的高温炉中，将杂质扩散到硅片内的一种方法。有以

16、下两种扩散方式：将杂质扩散到硅片内的一种方法。有以下两种扩散方式：替位式扩散：替位式扩散：杂质离子占据硅原子的位：杂质离子占据硅原子的位：?、族元素族元素?一般要在很高的温度一般要在很高的温度(9501280)下进行下进行?磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数，可以利用氧化层作为杂质扩散的掩蔽层的扩散系数，可以利用氧化层作为杂质扩散的掩蔽层间隙式扩散：间隙式扩散：杂质离子位于晶格间隙：杂质离子位于晶格间隙：?Na、K、Fe、Cu、Au 等元素等元素?扩散系数要比替位式扩散大扩散系数要比替位式扩散大67个数量级个数量级对于

17、杂质扩散，除了纵向扩散（向垂直硅表面方向扩散）外，对于杂质扩散，除了纵向扩散（向垂直硅表面方向扩散）外，还有横向扩散（向侧面扩散）。还有横向扩散（向侧面扩散）。杂质横向扩散示意图杂质横向扩散示意图立体示意图立体示意图剖面图剖面图由于横向扩散，实际的扩散区宽度将由于横向扩散，实际的扩散区宽度将大于氧化层掩蔽窗口的尺寸，对制作大于氧化层掩蔽窗口的尺寸，对制作小尺寸器件不利小尺寸器件不利扩散方法主要有：固态源扩散、液态源扩散和气态源扩散扩散方法主要有：固态源扩散、液态源扩散和气态源扩散横向扩散使扩散区横向扩散使扩散区的四个角为球面状的四个角为球面状，引起电场在该处，引起电场在该处集中，导致集中，导致

18、pn结结击穿电压降低。击穿电压降低。掺杂层的横向扩展掺杂层的横向扩展固态源扩散：如固态源扩散：如B2O3、P2O5、BN等等利用固态源进行扩散的装置示意图利用固态源进行扩散的装置示意图利用液态源进行扩散的装置示意图利用液态源进行扩散的装置示意图二二.离子注入离子注入离子注入：将具有很高能量的杂质离子射入半导体衬离子注入：将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目质量决定，掺杂浓度由注入杂质离子的数目(剂量剂量)决决定定.（需要进行退火处理）需要进行退火处理）.。离子注入的

19、主要特点：离子注入的主要特点：?掺杂的均匀性好掺杂的均匀性好?温度低：小于温度低：小于600，可避免高温过程引起的缺陷。，可避免高温过程引起的缺陷。?可以精确控制杂质分布可以精确控制杂质分布?可以注入各种各样的元素可以注入各种各样的元素?横向扩展比扩散要小得多。（横向扩展比扩散要小得多。（接近垂直射入衬底接近垂直射入衬底）?可以对化合物半导体进行掺杂。（可以对化合物半导体进行掺杂。（化合物半导体材化合物半导体材料经过高温过程后，组分可能发生变化，因此无法料经过高温过程后，组分可能发生变化，因此无法采用高温扩散工艺进行掺杂）采用高温扩散工艺进行掺杂）离子注入目前已成为集成电路工艺中主要的杂离子注

20、入目前已成为集成电路工艺中主要的杂质掺杂技术质掺杂技术离子注入系统的原理示意图离子注入系统的原理示意图离子注入系统主要包括：离子源（离子注入系统主要包括：离子源（产生注入离子产生注入离子）、磁分析）、磁分析器（器（筛选出需要的杂质离子筛选出需要的杂质离子）、加速管、聚焦和扫描系统、）、加速管、聚焦和扫描系统、靶室和后台处理系统。靶室和后台处理系统。离子注入到无定形靶中的高斯分布情况离子注入到无定形靶中的高斯分布情况 离子注入原理：离子注入原理：高能离子射入靶（衬底）高能离子射入靶（衬底）后，不断与衬底中的原子核以及核外电子后，不断与衬底中的原子核以及核外电子碰撞，能量逐步损失，最后停止下来。每

21、碰撞，能量逐步损失，最后停止下来。每个离子停止下来的位置是随机的，大部分个离子停止下来的位置是随机的，大部分将不在晶格上。将不在晶格上。三三.退退 火火退火：退火：也叫热处理，集成电路工艺中所有的在也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以氮气等不活泼气氛中进行的热处理过程都可以称为退火。称为退火。退火作用：退火作用：激活杂质：使不在晶格位置上的离子运动到晶格位置，激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用；以便具有电活性，产生自由载流子，起到杂质的作用；消除晶格损伤引起的晶体缺陷；消除晶格损伤引起的晶体缺陷；

22、退火方式：退火方式：炉退火炉退火：在扩散炉中升温然后降温；时间太长，使杂：在扩散炉中升温然后降温；时间太长，使杂质分布发生显著改变，引起横向扩散；质分布发生显著改变，引起横向扩散；快速退火快速退火：脉冲激光法、扫描电子束、连续波激光、：脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、如卤光灯、电弧灯、石墨加热器、红外设备等红外设备等)；可在很短时间；可在很短时间(10-8102s)消除缺陷，激消除缺陷，激活杂质，完成退火。活杂质，完成退火。4.3 氧化工艺氧化工艺氧化：制备氧化：制备SiO2层层SiO2的性质及其作用的性质及其作用SiO2是一

23、种十分理想的电绝缘材是一种十分理想的电绝缘材料，它的化学性质非常稳定，室料，它的化学性质非常稳定，室温下它只与氢氟酸发生化学反应温下它只与氢氟酸发生化学反应一一.氧化硅层的主要作用氧化硅层的主要作用在在MOS电路中作为电路中作为MOS器件的绝缘器件的绝缘栅介质，器件的组成部分栅介质，器件的组成部分扩散时的掩蔽层，离子注入的扩散时的掩蔽层，离子注入的(有时有时与光刻胶、与光刻胶、Si3N4层一起使用层一起使用)阻挡层阻挡层作为集成电路的隔离介质材料作为集成电路的隔离介质材料作为电容器的绝缘介质材料作为电容器的绝缘介质材料作为多层金属互连层之间的介质材料作为多层金属互连层之间的介质材料作为对器件和

24、电路进行钝化的钝化层作为对器件和电路进行钝化的钝化层材料材料二二.SiO2的制备方法的制备方法热氧化法热氧化法?干氧氧化干氧氧化?水蒸汽氧化水蒸汽氧化?湿氧氧化湿氧氧化?干氧湿氧干氧干氧湿氧干氧(简称干湿干简称干湿干)氧化法氧化法?氢氧合成氧化氢氧合成氧化化学气相淀积法化学气相淀积法热分解淀积法热分解淀积法溅射法溅射法Si(固体固体)+O2 SiO2 Si+2H2O SiO2+2H2 进行干氧和湿氧氧化的氧化炉示意图进行干氧和湿氧氧化的氧化炉示意图化学汽相淀积化学汽相淀积(CVD)化学汽相淀积化学汽相淀积(Chemical Vapor Deposition)：通过气态物质的化学反应在衬底上淀积

25、一层通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程薄膜材料的过程CVD技术特点：技术特点：?具有淀积温度低、薄膜成分和厚度易于控具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点用范围广、设备简单等一系列优点?CVD方法几乎可以淀积集成电路工艺中所方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的需要的各种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属多晶硅、非晶硅、氮化硅、金属(钨、钼钨、钼)等等化学汽相淀积化学汽相淀积(CVD)常压化学汽相淀积常压化学汽相淀积(

26、APCVD)低压化学汽相淀积低压化学汽相淀积(LPCVD)等离子增强化学汽相淀积等离子增强化学汽相淀积(PECVD)常压化学汽相淀积常压化学汽相淀积(APCVD)反应器的结构示意图反应器的结构示意图低压化学汽相淀积低压化学汽相淀积(LPCVD)反应器的结构示意图反应器的结构示意图这种反应器的最大特点是薄膜厚度的均匀性非常好这种反应器的最大特点是薄膜厚度的均匀性非常好,装片量大装片量大,但但淀积速度慢淀积速度慢.平行板型平行板型PECVD反应器的结构示意图反应器的结构示意图(这种反应器的最大优点是淀积温度低这种反应器的最大优点是淀积温度低)化学汽相淀积化学汽相淀积(CVD)单晶硅的化学汽相淀积单

27、晶硅的化学汽相淀积(外延外延)：一般地，一般地，将在单晶衬底上生长单晶材料的工艺叫做将在单晶衬底上生长单晶材料的工艺叫做外延，生长有外延层的晶体片叫做外延片外延，生长有外延层的晶体片叫做外延片二氧化硅的化学汽相淀积：二氧化硅的化学汽相淀积：可以作为金属可以作为金属化时的介质层，而且还可以作为离子注入化时的介质层，而且还可以作为离子注入或扩散的掩蔽膜，甚至还可以将掺磷、硼或扩散的掩蔽膜，甚至还可以将掺磷、硼或砷的氧化物用作扩散源或砷的氧化物用作扩散源?低温低温CVD氧化层：低于氧化层：低于500?中等温度淀积：中等温度淀积：500800?高温淀积：高温淀积：900左右左右SiCl4+2H2 Si

28、+4HCl 化学汽相淀积化学汽相淀积(CVD)多晶硅的化学汽相淀积：多晶硅的化学汽相淀积：利用多晶硅替代利用多晶硅替代金属铝作为金属铝作为MOS器件的栅极是器件的栅极是MOS集成集成电路技术的重大突破之一，它比利用金属电路技术的重大突破之一，它比利用金属铝作为栅极的铝作为栅极的MOS器件性能得到很大提高，器件性能得到很大提高，而且采用多晶硅栅技术可以实现源漏区自而且采用多晶硅栅技术可以实现源漏区自对准离子注入，使对准离子注入，使MOS集成电路的集成度集成电路的集成度得到很大提高。得到很大提高。氮化硅的化学汽相淀积：氮化硅的化学汽相淀积：中等温度中等温度(780820)的的LPCVD或低温或低温

29、(300)PECVD方方法淀积法淀积物理气相淀积物理气相淀积(PVD)蒸发：蒸发：在真空系统中，金属原子获得在真空系统中，金属原子获得足够的能量后便可以脱离金属表面的足够的能量后便可以脱离金属表面的束缚成为蒸汽原子，淀积在晶片上。束缚成为蒸汽原子，淀积在晶片上。按照能量来源的不同，有灯丝加热蒸按照能量来源的不同，有灯丝加热蒸发和电子束蒸发两种发和电子束蒸发两种溅射：溅射：真空系统中充入惰性气体，在真空系统中充入惰性气体，在高压电场作用下，气体放电形成的离高压电场作用下，气体放电形成的离子被强电场加速，轰击靶材料，使靶子被强电场加速，轰击靶材料，使靶原子逸出并被溅射到晶片上原子逸出并被溅射到晶片

30、上蒸蒸发发原原理理图图集成电路工艺集成电路工艺图形转换：图形转换：?光刻：接触光刻、接近光刻、投影光刻、电光刻：接触光刻、接近光刻、投影光刻、电子束光刻子束光刻?刻蚀：干法刻蚀、湿发刻蚀刻蚀：干法刻蚀、湿发刻蚀掺杂：掺杂：?离子注入离子注入 退火退火?扩散扩散制膜：制膜：?氧化：干氧氧化、湿氧氧化等氧化：干氧氧化、湿氧氧化等?CVD：APCVD、LPCVD、PECVD?PVD：蒸发、溅射：蒸发、溅射作作 业业集成电路工艺主要分为哪集成电路工艺主要分为哪几大类，每一类中包括哪些几大类，每一类中包括哪些主要工艺，并简述各工艺的主要工艺，并简述各工艺的主要作用主要作用简述光刻的工艺过程简述光刻的工艺

31、过程4.4 CMOS集成电路制造工艺集成电路制造工艺1、形成、形成N阱（见图阱（见图a）?初始氧化初始氧化?淀积氮化硅层淀积氮化硅层?光刻光刻1版，定义出版，定义出N阱阱?反应离子刻蚀氮化硅层反应离子刻蚀氮化硅层?N阱离子注入，注磷阱离子注入，注磷双阱双阱CMOS工艺制作工艺制作CMOS反相器的工艺流程图如下：反相器的工艺流程图如下：（磷+砷）（N阱光刻）（N阱磷注入+砷注入）（a）2、形成、形成P阱（见图阱（见图b，c）?在在N阱区生长厚氧化层，其它区域被氮化硅阱区生长厚氧化层，其它区域被氮化硅层保护而不会被氧化层保护而不会被氧化?去掉光刻胶及氮化硅层去掉光刻胶及氮化硅层?P阱离子注入，注硼

32、阱离子注入，注硼（硼）（氧化层）（N阱氧化）（第一次p阱硼注入）（b）3、推阱、推阱?退火驱入退火驱入?去掉去掉N阱区的氧化层阱区的氧化层（阱推进）（第二次和第三次p阱硼注入）（c）4、形成场隔离区（见图、形成场隔离区（见图d）?生长一层薄氧化层生长一层薄氧化层?淀积一层氮化硅淀积一层氮化硅?光刻场隔离区，非隔离区光刻场隔离区，非隔离区被光刻胶保护起来被光刻胶保护起来?反应离子刻蚀氮化硅反应离子刻蚀氮化硅?场区离子注入场区离子注入?热生长厚的场氧化层热生长厚的场氧化层?去掉氮化硅层去掉氮化硅层5、形成多晶硅栅、形成多晶硅栅（见图见图d，e）?生长栅氧化层生长栅氧化层?淀积多晶硅淀积多晶硅?光刻

33、多晶硅栅光刻多晶硅栅?刻蚀多晶硅栅刻蚀多晶硅栅多晶硅栅多晶硅栅（d）场氧场氧生长栅氧生长栅氧多晶硅淀积多晶硅淀积多晶硅刻蚀多晶硅刻蚀6、形成硅化物、形成硅化物?淀积氧化层淀积氧化层?反应离子刻蚀氧化层，形成侧壁氧化层反应离子刻蚀氧化层，形成侧壁氧化层?淀积难熔金属淀积难熔金属Ti或或Co等等?低温退火，形成低温退火，形成C-47相的相的TiSi2或或CoSi?去掉氧化层上的没有发生化学反应的去掉氧化层上的没有发生化学反应的Ti或或Co?高温退火，形成低阻稳定的高温退火，形成低阻稳定的TiSi2或或CoSi2（e）侧墙侧墙选择选择n注入注入选择选择p注入注入源源/漏杂质激活漏杂质激活自对准硅化物

34、自对准硅化物7、形成、形成N管源漏区管源漏区?光刻，利用光刻胶将光刻，利用光刻胶将PMOS区保护起来区保护起来?离子注入磷或砷，形成离子注入磷或砷，形成N管源漏区管源漏区8、形成、形成P管源漏区管源漏区（见图见图e）?光刻，利用光刻胶将光刻，利用光刻胶将NMOS区保护起来区保护起来?离子注入硼，形成离子注入硼，形成P管源漏区管源漏区9、形成接触孔、形成接触孔 （见图（见图f）?化学气相淀积磷硅玻璃层化学气相淀积磷硅玻璃层?退火和致密退火和致密?光刻接触孔版光刻接触孔版?反应离子刻蚀磷硅玻璃，形成接触孔反应离子刻蚀磷硅玻璃，形成接触孔（f）介质介质I平坦化：平坦化：淀积氧化层淀积氧化层氧化层回流

35、氧化层回流光刻、刻蚀光刻、刻蚀10、形成第一层金属、形成第一层金属（见图（见图g，h）?淀积金属钨淀积金属钨(W)，形成钨塞，形成钨塞（g）溅射溅射TiWLPCVD 钨钨刻蚀钨刻蚀钨（W塞）塞）11、形成第一层金属、形成第一层金属?淀积金属层，如淀积金属层，如Al-Si、Al-Si-Cu合金等合金等?光刻第一层金属版，定义出连线图形光刻第一层金属版，定义出连线图形?反应离子刻蚀金属层，形成互连图形反应离子刻蚀金属层，形成互连图形（h）溅射溅射Tiw淀积淀积Al（0.5%Cu)形成金属形成金属I12、形成穿通接触孔（见图形成穿通接触孔（见图i）?化学气相淀积化学气相淀积PETEOS?通过化学机械

36、抛光进行平坦化通过化学机械抛光进行平坦化?光刻穿通接触孔版光刻穿通接触孔版?反应离子刻蚀绝缘层，形成穿通接触孔反应离子刻蚀绝缘层，形成穿通接触孔13、形成第二层金属（见图、形成第二层金属（见图i）?淀积金属层，如淀积金属层，如Al-Si、Al-Si-Cu合金等合金等?光刻第二层金属版，定义出连线图形光刻第二层金属版，定义出连线图形?反应离子刻蚀，形成第二层金属互连图形反应离子刻蚀，形成第二层金属互连图形（i）淀积氧化层淀积氧化层刻蚀穿通孔刻蚀穿通孔形成金属形成金属II14、合金、合金15、形成钝化层、形成钝化层?在低温条件下在低温条件下(小于小于300)淀积氮化硅淀积氮化硅?光刻钝化版光刻钝化

37、版?刻蚀氮化硅，形成钝化图形刻蚀氮化硅，形成钝化图形16、测试、封装，完成集成电路的制造工艺、测试、封装，完成集成电路的制造工艺CMOS集成电路一般采用集成电路一般采用(100)晶向的硅材料晶向的硅材料（过程见（过程见CMOS）AA4.5 双极集成电路制造工艺双极集成电路制造工艺双极集成电路最主要的应用领域是模拟和超高速集双极集成电路最主要的应用领域是模拟和超高速集成电路成电路,集成电路中晶体管的所有电极都必须制作在集成电路中晶体管的所有电极都必须制作在芯片的表面。在现代集成电路工艺中广泛采用的是芯片的表面。在现代集成电路工艺中广泛采用的是厚场氧化层隔离方法和先进的沟槽隔离方法。厚场氧化层隔离

38、方法和先进的沟槽隔离方法。采用厚氧化层隔离技术的采用厚氧化层隔离技术的npn晶体管的截面图晶体管的截面图制作埋层（如图制作埋层（如图a）：主要作用是减少集电极的）：主要作用是减少集电极的串联电阻。串联电阻。?初始氧化，热生长厚度约为初始氧化，热生长厚度约为5001000nm的氧化层的氧化层?光刻光刻1#版版(埋层版埋层版)，利用反应离子刻蚀技术将光刻，利用反应离子刻蚀技术将光刻窗口中的氧化层刻蚀掉，并去掉光刻胶窗口中的氧化层刻蚀掉，并去掉光刻胶?进行大剂量进行大剂量As+注入并退火，形成注入并退火，形成n+埋层埋层双极集成电路工艺双极集成电路工艺（a）生长生长n型外延层（如图型外延层（如图b）

39、?利用利用HF腐蚀掉硅片表面的氧化层腐蚀掉硅片表面的氧化层?将硅片放入外延炉中进行外延，外延层的厚度将硅片放入外延炉中进行外延，外延层的厚度和掺杂浓度一般由器件的用途决定和掺杂浓度一般由器件的用途决定（b）形成横向氧化物隔离区形成横向氧化物隔离区（如图（如图c，d，e）?热生长一层薄氧化层，厚度约热生长一层薄氧化层，厚度约50nm?淀积一层氮化硅，厚度约淀积一层氮化硅，厚度约100nm?光刻光刻2#版版(场区隔离版）场区隔离版）（C）形成横向氧化物隔离区形成横向氧化物隔离区?利用反应离子刻蚀技术将光刻窗口中的氮化利用反应离子刻蚀技术将光刻窗口中的氮化硅层硅层-氧化层以及一半的外延硅层刻蚀掉氧化

40、层以及一半的外延硅层刻蚀掉?进行硼离子注入进行硼离子注入（d）形成横向氧化物隔离区形成横向氧化物隔离区?去掉光刻胶，把硅片放入氧化炉氧化，形成去掉光刻胶，把硅片放入氧化炉氧化，形成厚的场氧化层隔离区厚的场氧化层隔离区?去掉氮化硅层去掉氮化硅层（e）形成基区形成基区（如图（如图f）?光刻光刻3#版版(基区版基区版)，利用光刻胶将收集区遮，利用光刻胶将收集区遮挡住，暴露出基区挡住，暴露出基区?基区离子注入硼基区离子注入硼（f）形成接触孔（形成接触孔（如图如图g）：?光刻光刻4#版版(基区接触孔版基区接触孔版)?进行大剂量硼离子注入进行大剂量硼离子注入?刻蚀掉接触孔中的氧化层刻蚀掉接触孔中的氧化层（

41、g）形成基极接触（如图形成基极接触（如图h）?光刻光刻5#版版(基区接触孔版基区接触孔版)?进行大剂量硼离子注入进行大剂量硼离子注入 形成发射区和集电极接触（如图形成发射区和集电极接触（如图i）?光刻光刻6#版版(发射区版发射区版)，利用光刻胶将基极接触，利用光刻胶将基极接触孔保护起来，暴露出发射极和集电极接触孔孔保护起来，暴露出发射极和集电极接触孔?进行低能量、高剂量的砷离子注入，形成发射进行低能量、高剂量的砷离子注入，形成发射区和集电区区和集电区（i）金属化（如图金属化（如图j）?淀积金属，一般是铝或淀积金属，一般是铝或Al-Si、Pt-Si合金等合金等?光刻光刻7#版版(连线版连线版)，

42、形成金属互连线，形成金属互连线合金：合金：使使Al与接触孔中的硅形成良好的欧姆接触，一与接触孔中的硅形成良好的欧姆接触，一般是在般是在450、N2-H2气氛下处理气氛下处理2030分钟分钟形成钝化层形成钝化层?在低温条件下在低温条件下(小于小于300)淀积氮化硅淀积氮化硅?光刻光刻8#版版(钝化版钝化版)?刻蚀氮化硅，形成钝化图形刻蚀氮化硅，形成钝化图形测试、封装、完成集成电路的制造工艺测试、封装、完成集成电路的制造工艺4.6 接触与互连接触与互连Al是目前集成电路工艺中最常用的金是目前集成电路工艺中最常用的金属互连材料属互连材料但但Al连线也存在一些比较严重的问题连线也存在一些比较严重的问题

43、?电迁移严重、电阻率偏高、浅结穿透等电迁移严重、电阻率偏高、浅结穿透等Cu连线工艺有望从根本上解决该问题连线工艺有望从根本上解决该问题?IBM、Motorola等已经开发成功等已经开发成功目前，互连线已经占到芯片总面积的目前，互连线已经占到芯片总面积的7080%；且连线的宽度越来越窄，；且连线的宽度越来越窄，电流密度迅速增加电流密度迅速增加几个概念几个概念?场区场区?有源区有源区栅结构材料栅结构材料?Al-二氧化硅结构二氧化硅结构?多晶硅多晶硅-二氧化硅结构二氧化硅结构?难熔金属硅化物难熔金属硅化物/多晶硅多晶硅-二氧化硅结构二氧化硅结构4.7 隔离技术隔离技术 在集成电路中要把晶体管在电学上

44、隔在集成电路中要把晶体管在电学上隔离开，目前常用的隔离技术主要有：离开，目前常用的隔离技术主要有：PN结隔离结隔离等平面氧化层隔离等平面氧化层隔离绝缘介质隔离绝缘介质隔离沟槽隔离沟槽隔离标准隐埋集电极隔离工艺（简称标准隐埋集电极隔离工艺（简称SBC），见上图），见上图。首先在首先在p型硅衬底上利用扩散技术形成型硅衬底上利用扩散技术形成n+埋层，再外延埋层，再外延n型硅层，然型硅层，然后进行隔离扩散直通衬底的后进行隔离扩散直通衬底的p型区，从而将外延层分割成一型区，从而将外延层分割成一个一个孤立的个一个孤立的n型区，不同型区，不同n型区之间靠反向偏置的型区之间靠反向偏置的pn结隔结隔离。缺点：隔

45、离区较宽，限制了集成密度的提高；寄生电离。缺点：隔离区较宽，限制了集成密度的提高；寄生电容较大，使电路速度受到限制；目前少用这种隔离结构。容较大，使电路速度受到限制；目前少用这种隔离结构。介质隔离的工艺流程介质隔离的工艺流程优点：隔离效果好。缺点：研磨背面时要求精确的机械定位优点：隔离效果好。缺点：研磨背面时要求精确的机械定位。在硅片上热生长一在硅片上热生长一层氧化硅并进行光层氧化硅并进行光刻刻利用氧化层作利用氧化层作为掩蔽进行各为掩蔽进行各向异性腐蚀，向异性腐蚀，刻出刻出V形槽形槽去掉掩蔽氧化去掉掩蔽氧化层后，热生长层后，热生长一层厚度为一层厚度为1微米的氧化层微米的氧化层该氧化层即为该氧化

46、层即为单晶硅和随后单晶硅和随后淀积的多晶硅淀积的多晶硅之间的介质隔之间的介质隔离层离层研磨硅片背面研磨硅片背面的单晶硅，直的单晶硅，直至磨出单晶硅至磨出单晶硅岛为止岛为止在这些硅岛内在这些硅岛内可制作各种类可制作各种类型的器件型的器件采用厚氧化层隔离技术的采用厚氧化层隔离技术的npn晶体管的截面图晶体管的截面图这种工艺中，横向之间采用氧化层介质隔离，纵向为这种工艺中，横向之间采用氧化层介质隔离，纵向为pn结隔离，是一种结隔离，是一种混合隔离结构。混合隔离结构。优点：寄生电容小，隔离面积小，适合于制作高速、高密度集成电路。优点：寄生电容小，隔离面积小，适合于制作高速、高密度集成电路。MOS集成电

47、路隔离工艺集成电路隔离工艺 MOS晶体管的结构本身具有自隔离性，晶体管的结构本身具有自隔离性，在同一硅片上制作在同一硅片上制作MOS晶体管无需采用隔晶体管无需采用隔离措施。但当导线经过相邻离措施。但当导线经过相邻MOS管之间的管之间的场氧化层上时场氧化层上时,该导线将成为寄生该导线将成为寄生MOS管管的栅极的栅极,若导线上的电压大到一定的程度时若导线上的电压大到一定的程度时就可能导致寄生就可能导致寄生MOS管开启管开启,使相邻晶体使相邻晶体管之间的隔离被破坏管之间的隔离被破坏.因此因此,MOS集成电路集成电路隔离的实质就是如何防止场寄生晶体管开隔离的实质就是如何防止场寄生晶体管开启启.局部氧化

48、隔离（局部氧化隔离（LOCOS）工艺）工艺（MOS集成电路中应用最为广泛的隔离技术）集成电路中应用最为广泛的隔离技术）在硅片上热生长在硅片上热生长一层薄氧化层，一层薄氧化层，并并CVD淀积一淀积一层氮化硅，之后层氮化硅，之后进行光刻，以光进行光刻，以光刻胶作为掩蔽层刻胶作为掩蔽层刻蚀场区的氮化刻蚀场区的氮化硅，氧化硅层，硅，氧化硅层，通过离子注入进通过离子注入进行场区掺杂，去行场区掺杂，去胶以后利用氮化胶以后利用氮化硅作为掩蔽层进硅作为掩蔽层进行场区氧化，最行场区氧化，最后再去掉氮化硅后再去掉氮化硅，完成了，完成了LOCOS隔离工隔离工艺艺通过离子注入通过离子注入进行场区掺杂进行场区掺杂沟槽隔

49、离工艺沟槽隔离工艺在硅片上热生长一在硅片上热生长一层氧化硅，并层氧化硅，并CVD淀积一层氮淀积一层氮化硅，通过光刻定化硅，通过光刻定义出隔离槽的位置义出隔离槽的位置，之后利用反应离，之后利用反应离子刻蚀技术刻蚀氮子刻蚀技术刻蚀氮化硅、氧化硅，进化硅、氧化硅，进而刻出比较深的隔而刻出比较深的隔离槽，并在隔离槽离槽，并在隔离槽壁上热氧化生长一壁上热氧化生长一层氧化层。最后再层氧化层。最后再利用利用CVD方法淀方法淀积多晶硅或氧化硅积多晶硅或氧化硅回填隔离槽，实现回填隔离槽，实现了器件与器件之间了器件与器件之间的介质隔离。的介质隔离。优点：隔离效果好，消除了优点：隔离效果好，消除了LOCOS隔离结构

50、中寄生双极晶体管的隔离结构中寄生双极晶体管的闩锁效应；隔离间距小，有利于提高集成度；适合于制作窄宽度闩锁效应；隔离间距小，有利于提高集成度；适合于制作窄宽度的的MOS晶体管。晶体管。4.8集集成成电电路路封封装装工工艺艺在常见电在常见电路中的集路中的集成块都是成块都是封装好的封装好的集成电路集成电路,没有封没有封装好的集装好的集成电路一成电路一般是不能般是不能直接使用直接使用各种封各种封装类型装类型示意图示意图 4.9 集成电路工艺小结集成电路工艺小结前工序前工序?图形转换技术：主要包括光刻、图形转换技术：主要包括光刻、刻蚀等技术刻蚀等技术?薄膜制备技术：主要包括外延、薄膜制备技术：主要包括外