集成电路工艺制造讲座课件.ppt

1、 自然界和人类社会的一切活动都在产生信息。信息是客观事物状态和运动特征的一种普遍形式，是人类社会、经济活动的重要资源。社会的各个部分通过网络系统连接成一个整体，由高速大容量光线和通讯卫星群以光速和宽频带地传送信息，从而使社会信息化、网络化和数字化。实现社会信息化的网络及其关键部件不管是各种计算机和/或通讯机，它们的基础都是微电子。微电子：信息社会发展的基石集成电路的作用小型化价格急剧下降功耗降低故障率降低2020年世界最大的年世界最大的30个市场领域个市场领域其中与微电子相关的其中与微电子相关的22个市场：个市场：5万亿美元万亿美元半导体产业发展历史1947 第一只晶体管问世1957 Fair

2、child Semiconductors 公司成立（仙童飞索）1958 第一块集成电路问世1961 仙童（半导体工艺）和德州仪器公司（电路形式）共同推出了第一颗商用集成电路（双极型模拟电路）1962 TTL逻辑电路问世（双极型数字电路）1963 仙童公司推出第一块CMOS集成电路1964 1英寸硅晶圆出现1965 Gordon Moore提出Moores law（摩尔定律）1967 专业专业半导体制造设备供应商美国应用材料公司成立第一个晶体管Bell Labs1948年双极逻辑电路1960年代ECL 3输入门Motorola1966年Moore定律1965年4月，Gorden Moore IC

3、能力随时间按指数规律增长 特征尺寸与集成度 性能与功能 代的定义为4倍能力，2年/代至3年/代。来自于：特征尺寸：0.7x，意味集成度x2。速度：2x 芯片尺寸：1.5x，意味单芯片面积x2 成本：单位功能成本0.7x/年 单位面积成本大致不变：$4/cm2摩尔定律芯片成本下降单个芯片成本下降圆片尺寸增大特征尺寸与晶圆特征尺寸和技术节点特征尺寸越来越小1968Intel成立；NEC制作出日本第一颗IC1973商用的BiCMOS技术开发成功19795英寸的硅晶圆出现19858英寸硅晶圆开始使用；1987台湾台积电开创专业专业 IC制造代工代工模式1988专业专业 EDA工具开发商Cadence公

4、司成立.201912英寸硅晶圆出现2000中芯国际IC制造公司（SMIC）在中国大陆成立2019Intel建成首个12英寸生产线半导体产业发展历史 2019年全球半导体厂商年全球半导体厂商 Top 20排名厂商销售额百万美元排名厂商销售额百万美元1Intel（美）3397311AMD（美）57922Samsung（韩）2019712Qualcomm（美）56033Toshiba（日）1259013NEC（日）55554TI（美）1217214Freescale（美）53495ST（欧）999115Micron（美）49436Hynix（韩）961416Qimonda（欧）41867Renesa

5、s日）813717Matsushita（日）39468Sony（日）804018Elpida（日）38369NXP（欧）603819Broadcom（美）373110Infineon（欧）586420Sharp（日）3584数据来源：iSuppli 美国7家，日本7家，欧洲4家，亚太2家IC器件特征尺寸的极限 原子的大小：几A（10-10米）需要几个原子组成一个器件 最终极限可能接近100A或0.01微米 越30个硅原子集成度的发展单管成本Fabrication capital cost per transistor(Moores law)MOS 晶体管PolysiliconAluminumC

6、MOS工艺现代CMOS工艺p-welln-wellp+p-epiSiO2AlCupolyn+SiO2p+gate-oxideTungstenTiSi2双阱沟槽隔离CMOS工艺Intel Pentium IV电路/版图设计集成电路设计版图光刻掩膜版制造掩模版（光刻版）包含了要在晶圆硅片上重复生成的图形的石英版 一套掩模版包含几十个工艺层的一个或多个管芯的图形 布局、尺标记与容差等应服从设计规则及光刻工艺设备的要求掩模版：Mask/ReticleIC制造过程圆片制造工艺流程为什么采用硅材料？历史的选择 储量丰富，便宜，取之不尽，用之不竭 二氧化硅性质非常稳定，绝缘性能极好，且很容易通过热过程生长

7、禁带宽度大，工作温度范围宽 电学和机械性能优异单晶硅生长从砂子到硅片硅锭切片硅锭 硅片硅片抛光300mm vs 450mm氧化二氧化硅的主要特性 密度：2.20g/cm3 折射率：1.46（550nm波长）电阻率：与制备方法、杂质含量有关。高温干氧 1016cm 介电强度：106 107 V/cm 102 103 V/um 介电常数：3.9氧化机理氧化工艺设备 氧化工艺通常使用氧化炉 氧化炉的组成：控制系统，气体传输系统，工艺炉管/工艺腔，装片系统，排风系统 立式氧化炉由于占地面积小、沾污控制好、维护费用低等优点广泛使用 精确的温度控制及温度均匀性对氧化工艺的成败至关重要卧式氧化炉立式氧化炉干

8、氧氧化 反应方程式：Si+O2 SiO2 氧化膜质量最好 应用：栅介质、氧化的起始阶段 缺点：氧化速率慢，难以形成厚膜。湿氧（水蒸汽）氧化 反应方程式：Si+2H2O SiO2+2H2 在高温时，H2O 解离为H+和 H-O-与O2相比，H-O-在 SiO2中扩散更快 湿氧氧化的速率比干氧氧化快得多掺杂（HCl）氧化 HCl用于降低可动离子沾污 广泛应用于栅氧工艺 改善硅/二氧化硅界面特性 生长速率可提高15%氧化层的应用氧化层名称厚度应用自然氧化层15-20 A屏蔽氧化层 200 A注入掩蔽氧化层 5000 A扩散场氧与 LOCOS3000-5000 A隔离垫氧层100-200 A缓冲氮化硅

9、应力牺牲氧化层 3um 湿法腐蚀干法刻蚀特征尺寸 1 um干法刻蚀湿法腐蚀 化学溶液溶解硅片表面的薄膜材料 刻蚀后产品是气体，液体或是可溶解在腐蚀溶液中的物质 三个基本步骤：腐蚀，清洗，干燥。湿法腐蚀湿法腐蚀的剖面 纯化学性工艺，各向同性的侧壁形貌，高选择比 不能使用在特征尺寸小于3um的工艺上 被干法刻蚀所代替干法刻蚀 主要为等离子体刻蚀 等离子体中含有高活性自由基和离子 自由基具有强烈的氧化性 离子具有一定的动能 仅利用活性自由基的纯化学刻蚀：PE 同时进行化学和物理反应：RIE 目前大部分图形刻蚀都采用RIE干湿法刻蚀的比较湿法腐蚀干法刻蚀适用范围特征尺寸大于3um特征尺寸小于3um侧壁

10、形貌各向同性各向同性各向异性，可控腐蚀速率高可控选择比高可控设备成本低高产量高（批量处理）可控化学品使用量高低干法刻蚀的三种方式 化学(PE，利用活性自由基)物理(IBE，利用赋能离子)化学物理(RIE，同时利用活性自由基和离子)三种刻蚀方式三种方式的比较化学腐蚀RIE物理刻蚀举例去胶、RP刻蚀等离子体图形刻蚀氩离子轰击刻蚀速率高低高，可控低选择比很好适当，可控很差刻蚀形貌各向同性各向异性，可控各向异性终点控制定时或目检光学定时扩散掺杂 最先被采用的半导体掺杂技术 是早期集成电路制造中最重要的技术之一，高温炉通称为“扩散炉”。需在高温炉中进行 需使用二氧化硅作掩膜 无法独立控制结深和浓度 各向

11、同性 杂质剂量控制精度较差多腔体设备1300Liter TurboSAA Upper ChamberRough Ceramic PartsFast Cooldown ChamberE-DTCU&Universal DomeVHP+Dual Arm Robot&High Throughput Software氧化/扩散/CVD/离子注入离子注入掺杂 使待掺杂原子（分子）电离；离子在电场中被加速；高速离子射入到半导体中；退火激活杂质。注入和扩散比较注入和扩散比较扩散离子注入高温，硬掩膜低温，光刻掩膜各向同性杂质分布各向异性杂质分布不能同时控制杂质浓度和结深能同时控制杂质浓度和结深批处理工艺既有批处

12、理也有单片工艺离子注入系统离子注入CMOS器件薄膜工艺化学气相淀积(CVD)外延物理气相淀积(PVD)溅射蒸发分子束外延(MBE)其他淀积技术电镀旋涂CVD的优点：获得良好的台阶覆盖 可生长多种材料及化合物 良好的工艺控制CVD氧化层与热氧化层热生长 氧来自气相 硅来自衬底 氧进入硅中生长 氧化层质量高CVD 氧和硅均来自气相 生成物沉积在衬底表面 温度低于热生长 生长速率高CVD氧化层与热氧化层热生长 氧来自气相 硅来自衬底 氧进入硅中生长 氧化层质量高CVD 氧和硅均来自气相 生成物沉积在衬底表面 温度低于热生长 生长速率高LPCVD卧式炉LPCVD TEOS 台阶覆盖好：对台阶的保形覆盖

13、 淀积后USG密度较低，湿法腐蚀速率 WERR 4（对应于热氧 WERR=1）750-850C致密后USG密度提高，WERR 2 片内均匀性好 0.6%Width/Space=0.4/0.4;Step Heigth=0.6 mPECVD 更低温度下的更高淀积速率 淀积气体的射频感生等离子体 薄膜应力由射频控制 腔体等离子体清洗PECVD反应器1980年代的CMOS IC1990年代的CMOS IC表面形貌类型化学机械抛光（CMP）平坦化技术：CMP金属淀积AMAT Endura PVD System铝金属化铝金属化铜金属化铜金属化铜与低k介质 降低金属电阻率和金属层间绝缘介质的介电常数，使得底层金属可以放置更多连线，可减少金属层数净化的需要 空气中的灰尘颗粒会落在圆片和光刻版上，引起器件缺陷 光刻区的情况尤为关键，光刻版上灰尘颗粒的阴影可在工艺过程中转移到每个圆片的图形中 净化间温湿度也应得到控制圆片制造净化厂房圆片测试（中测）圆片测试芯片切割芯片粘结引线键合封装封装要求 电学：寄生效应低 机械：可靠性与耐用性 热学：有效导热 经济：廉价封装类型塑封工艺过程切边/成形老化测试（温度/电压应力）成品测试/可靠性测试成品电路测试激光打标未来展望25 nm FINFET MOS transistorSOI CMOS多芯片模块