数字电子技术基础第5章-时序逻辑电路课件.ppt

1、5.1 5.1 时序逻辑电路的基本概念时序逻辑电路的基本概念1 1、时序电路的特点、时序电路的特点时序电路在任何时刻的稳定输出，不仅与该时刻的时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。输入信号有关，而且还与电路原来的状态有关。2 2、时序电路逻辑功能的表示方法、时序电路逻辑功能的表示方法时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。逻辑表达式有：tkQQQWWWHQrjQQQXXXGWmiQQQXXXFYnqnnrknknqnnpjjnqnnpii,2,1 ),;,(

2、,2,1 ),;,(,2,1 ),;,(2121121212121状态方程输出方程激励方程3 3、时序电路的分类、时序电路的分类（1）根据时钟分类同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。（2）根据输出分类米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以

3、电路的状态直接作为输出。电路图电路图时钟方程、时钟方程、驱动方程和驱动方程和输出方程输出方程状态方程状态方程状态图、状态图、状态表或状态表或时序图时序图判断电路判断电路逻辑功能逻辑功能12356.2 6.2 时序逻辑电路的分析方法时序逻辑电路的分析方法计算计算4CPCPCPCP012nnQQY21nnnnnnQKQJQKQJQKQJ202001011212 时钟方程：输出方程：输出仅与电路现态有关，为穆尔型时序电路。同步时序电路的时钟方程可省去不写。驱动方程：1写写方方程程式式2求状态方程求状态方程JK触发器的特性方程：nnnQKQJQ1将各触发器的驱动方程代入，即得电路的状态方程：nnnnn

4、nnnnnnnnnnnnnnnnnnnQQQQQQKQJQQQQQQQKQJQQQQQQQKQJQ2020200001001010111111121212222123计算、列状态表计算、列状态表nnnnnnnnQQYQQQQQQ212100111120 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 0000011000001000101112YQQQnnn0001010101112YQQQnnn0001001101112YQQQnnn0001011101112YQQQnnn1100100

5、101112YQQQnnn1100110101112YQQQnnn0000101101112YQQQnnn0000111101112YQQQnnn4画状态图、时序图画状态图、时序图 000001011/1/0100110111/0 /0/0 /0(a)有效循环010 101(b)无效循环/0/1排列顺序：/Y nnnQQQ012状态图状态图5电电路路功功能能时时序序图图有效循环的6个状态分别是05这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000001011111110100000所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，

6、计数器又重新从000开始计数，并产生输出Y1。解解：由于在异步时序逻辑电路中，没有统一的时钟脉冲，因此，分析时必须写出时钟方程。（1）时钟方程：（时钟脉冲源的上升沿触发。）（当FF0的Q0由01时，Q1才可能改变状态，否则Q1将保持原状态不变。）输出方程：驱动方程：CPCP 001QCP nnQQZ01nQD00nQD11（2）将各驱动方程代入D触发器的特性方程，得各触发器的 次态方程：（CP由01时此式有效）（Q0由01时此式有效）（3）作状态转换表、状态图、时序图 nnQDQ00101111nnQDQ（4）逻辑功能分析 由状态图可知：该电路一共有4个状态00、01、10、11，在时钟脉冲作

7、用下，按照减1规律循环变化，所以是一个4进制减法计数器，Z是借位信号。在数字电路中，用来存放二进制数据或代码的电在数字电路中，用来存放二进制数据或代码的电路称为路称为寄存器寄存器。寄存器寄存器是由具有存储功能的触发器组合起来构成是由具有存储功能的触发器组合起来构成的。一个触发器可以存储的。一个触发器可以存储1位二进制代码，存放位二进制代码，存放n位二位二进制代码的寄存器，需用进制代码的寄存器，需用n个触发器来构成。个触发器来构成。按照功能的不同，可将寄存器分为按照功能的不同，可将寄存器分为基本寄存器和基本寄存器和移位寄存器移位寄存器两大类。基本寄存器只能并行送入数据，两大类。基本寄存器只能并行

8、送入数据，需要时也只能并行输出。移位寄存器中的数据可以在需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。分灵活，用途也很广。5.3 5.3 常用集成时序逻辑器件常用集成时序逻辑器件5.3.1 寄存器寄存器1 1、数码寄存器、数码寄存器012310111213DDDDQQQQnnnn2、移位寄存器移位寄存器

9、（1 1）单向）单向4 4位右移移位寄存器位右移移位寄存器4位右移移位寄存器CPCPCPCPCP3210nnniQDQDQDDD2312010、nnnnnninQQQQQQDQ21311201110、时钟方程：驱动方程：状态方程：上移上移输入现态次态Di CPnnnnQQQQ3210 13121110 nnnnQQQQ说明1 1110 0 0 01 0 0 01 1 0 01 1 1 01 0 0 01 1 0 01 1 1 01 1 1 1连续输入4个 14 4位右移寄存器位右移寄存器电路的时序图 4位左移移位寄存器CPCPCPCPCP3210innnDDQDQDQD3322110、innn

10、nnnnDQQQQQQQ13312211110、时钟方程：驱动方程：状态方程：下移下移（2 2）单向）单向4 4位左移移位寄存器位左移移位寄存器输入现态次态Di CPnnnnQQQQ3210 13121110 nnnnQQQQ说明1 1110 0 0 01 0 0 01 1 0 01 1 1 00 0 0 10 0 1 10 1 1 11 1 1 1连续输入4个 14 4位左移寄存器位左移寄存器 单向移位寄存器具有以下主要特点：单向移位寄存器具有以下主要特点：（1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。（2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成

11、串行输入工作，此后可从Q0Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。（3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。（3 3）双向移位寄存器）双向移位寄存器nnnSRQDQDQDDD2312010SLnnnDDQDQDQD3322110S=1时右移S=0时左移SLnnnnnnSRDSQSDQSQSDQSQSDQSDSD23312201103 3、集成双、集成双向移位寄向移位寄存器存器74HC19474HC194在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计

12、数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器5.3.2 计数器计数器（1）同步同步3位二进制加法计数器位二进制加法计数器选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。状态图nnnQQQC012输出方程：CPCPCPCP210时钟方程：1.二进制同步计数器CPQ0Q1Q2C时序图FF0每输入一个时钟脉冲翻转一次FF1在Q0=1时，在下一个CP触发沿到来时翻转。FF2在Q0=Q1=1时，在下一个CP触发沿到来时翻转。100 KJnQKJ011nnQQKJ0122电路图由于没有无效状态，电路能自启动。nnnnnnnnnnnQQQQKJQQKJQKJK

13、J0132110122011001推广到n位二进制同步加法计数器驱动方程输出方程nnnnnnQQQQC0121（2）同步同步3位二进制减法计数器位二进制减法计数器选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。状态图输出方程：CPCPCPCP210时钟方程：nnnQQQB012时序图FF0每输入一个时钟脉冲翻转一次FF2在Q0=Q1=0时，在下一个CP触发沿到来时翻转。100 KJnQKJ011nnQQKJ0122FF1在Q0=0(Q0=1)时，在下一个CP触发沿到来时翻转。nnnQQQB012电路图由于没有无效状态，电路能自启动。nnnnnnnnnnnQQQQKJQQK

14、JQKJKJ0132110122011001推广到n位二进制同步减法计数器驱动方程输出方程nnnnnnQQQQB0121（3）同步同步3位二进制可逆计数器位二进制可逆计数器设用U/D表示加减控制信号，且U/D0时作加计数，U/D 1时作减计数，则把二进制同步加法计数器的驱动方程和U/D相与，把减法计数器的驱动方程和U/D相与，再把二者相加，便可得到二进制同步可逆计数器的驱动方程。nnnnnnQQDUQQDUKJQDUQDUKJKJ010122001100/1输出方程nnnnnnQQQDUQQQDUBC210210/同步3位二进制可逆计数器逻辑电路图 1 1）4 4位集成二进制同步加法计数器位集

15、成二进制同步加法计数器74HC161/16374HC161/163CR=0时异步清零。CR=1、LD=0时同步置数。CR=LD=1且CTT=CTP=1时，按照4位自然二进制码进行同步二进制计数。CR=LD=1且CTTCTP=0时，计数器状态保持不变。（4）集成二进制同步计数器集成二进制同步计数器 74HC161引脚图和逻辑功能示意图 74HC163的引脚排列和的引脚排列和74HC161相同，相同，不同之处是不同之处是74HC163采用同步清零方式。采用同步清零方式。74HC163(手册P80)同步清零同步清零2)2)双双4位集成二进制同步加法计数器位集成二进制同步加法计数器CD4520CR=1

16、时，异步清零。CR=0、EN=1时，在CP脉冲上升沿作用下进行加法计数。CR=0、CP=0时，在EN脉冲下降沿作用下进行加法计数。CR=0、EN=0或CR=0、CP=1时，计数器状态保持不变。CD4520引脚图和逻辑功能示意图 3)4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74HC191U/D是加减计数控制端；CT是使能端；LD是异步置数控制端；D0D3是并行数据输入端；Q0Q3是计数器状态输出端；CO/BO是进位借位信号输出端；RC是多个芯片级联时级间串行计数使能端，CT0，CO/BO1时，RCCP，由RC端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。74HC191引脚图和

17、逻辑功能示意图 4)4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74HC193CR是异步清零端，高电平有效；LD是异步置数端，低电平有效；CPU是加法计数脉冲输入端；CPD是减法计数脉冲输入端；D0D3并行数据输入端；Q0Q3计数器状态输出端；CO是进位脉冲输出端；BO是借位脉冲输出端；多个74HC193级联时，只要把低位的CO端、BO端分别与高位的CPU、CPD连接起来，各个芯片的CR端连接在一起，LD端连接在一起，就可以了。74HC13引脚图和逻辑功能示意图 3位二进制异步加法计数器位二进制异步加法计数器 000001010011 /1 /0 111110101100 /0 /0

18、 /0 /0 /0 /0排列顺序：/C nnnQQQ012状态图选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。输出方程：nnnQQQC0122.二进制异步计数器时钟方程：CPQ0Q1Q2C时序图FF0每输入一个时钟脉冲翻转一次，FF1在Q0由1变0时翻转，FF2在Q1由1变0时翻转。CPCP 001QCP 12QCP 3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接成T型。111221100KJKJKJ驱动方程：电路图3位二进制异步减法计数器位二进制异步减法计数器状态图选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2

19、表示。输出方程：nnnQQQB012CPQ0Q1Q2时钟方程：时序图FF0每输入一个时钟脉冲翻转一次，FF1在Q0由0变1时翻转，FF2在Q1由0变1时翻转。CPCP 001QCP 12QCP 3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接成T型。111221100KJKJKJ驱动方程：电路图T触发器的触发沿连 接 规 律上 升 沿下 降 沿加 法 计 数1iiQCP1iiQCP减 法 计 数1iiQCP1iiQCP二进制异步计数器二进制异步计数器级间连接规律级间连接规律4位集成二进制异步加法计数器位集成二进制异步加法计数器74HC197CR=0时异步清

20、零。CR=1、CT/LD=0时异步置数。CR=CT/LD=1时，异步加法计数。若将输入时钟脉冲CP加在CP0端、把Q0与CP1连接起来，则构成4位二进制即16进制异步加法计数器。若将CP加在CP1端，则构成3位二进制即8进制计数器，FF0不工作。如果只将CP加在CP0端，CP1接0或1，则形成1位二进制即二进制计数器。选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2、FF3表示。状态图输出方程：时钟方程：nnQQC03CPCPCPCPCP3210十进制同步十进制同步加法计数器加法计数器nnnnQQQQ0001011nnnnnnQQQQQQ1010311nnnnnnnnnnnnn

21、nQQQQQQQQQQQQQQ201201021201212nnnnnnnQQQQQQQ30301213状态方程nnnnnnnnnQKQQQJQQKJQKQQJKJ03012301220103100,1电路图比较，得驱动方程：将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。nnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQ30301213201201121010311001011nnnQKQJQ1十进制同步减法计数器十进制同步减法计数器选用4个CP下降沿触发的JK触发器，分别用FF0、FF1

22、、FF2、FF3表示。状态图输出方程：时钟方程：nnnnQQQQB0123CPCPCPCPCP3210nnnnQQQQ0001011nnnnnnnnnnnnnnnQQQQQQQQQQQQQQQ1010320101301211nnnnnnnnnnnnnnQQQQQQQQQQQQQQ201203021202312nnnnnnnQQQQQQQ30301213状态方程次态卡诺图比较，得驱动方程：将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。nnnnnnnnnnnnQKQQQJQQKQQJQKQQQJKJ030123012032010231

23、00,1电路图nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQ303012132012031210102311001011nnnQKQJQ1（3 3）十进制同步可逆计数器十进制同步可逆计数器（4 4）集成十进制同步计数器集成十进制同步计数器 集成十进制同步加法计数器的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74HC160和74HC162是十进制同步加法计数器，而74HC161和74HC163是4位二进制（16进制）同步加法计数器。此外，74HC160和74HC162的区别是，74HC160采用的是异步清零方式，而74HC

24、162采用的是同步清零方式。741HC90是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74HC191相同。74HC192是双时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74HC193相同。把前面介绍的十进制加法计数器和十进制减法计数器用与或门组合起来，并用U/D作为加减控制信号，即可获得十进制同步可逆计数器。（4 4）集成十进制同步计数器集成十进制同步计数器 集成十进制同步加法计数器的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74HC160和74HC162是十进制同步加法计数器，而74HC161和74HC163是4位二进制（16进制）

25、同步加法计数器。此外，74HC160和74HC162的区别是，74HC160采用的是异步清零方式，而74HC162采用的是同步清零方式。741HC90是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74HC191相同。74HC192是双时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74HC193相同。集集成成十十进进制制异异步步计计数数器器74HC901 1、用同步清零端或置数、用同步清零端或置数端归零构成端归零构成N进置计数器进置计数器2 2、用异步清零端或置数、用异步清零端或置数端归零构成端归零构成N进置计数器进置计数器（1）写出状态SN-1的二进制代码。（2

26、）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。（3）画连线图。（1）写出状态SN的二进制代码。（2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。（3）画连线图。利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。在前面介绍的集成计数器中，清零、置数均采用同步方式的有74HC163；均采用异步方式的有74HC193、74HC197、74HC192；清零采用异步方式、置数采用同步方式的有74HC161、74HC160；有的只具有异步清零功能，如CC4520、74HC190、74HC191；74LS90则具有异步清零和异步置9功能。4 4N

27、 N进制计数器进制计数器用74HC163来构成一个十二进制计数器。（3）画连线图。nnnNQQQPPLDCR013111SN-1S12-1S111011（2）求归零逻辑。（1）写出状态SN-1的二进制代码。用74HC197来构成一个十二进制计数器。（3）画连线图。nnNQQPPLDCTCR2312/SNS121100（2）求归零逻辑。（1）写出状态SN的二进制代码。用74HC161来构成一个十二进制计数器。nnQQCR23SNS121100用异步清零端CR归零用同步置数端LD归零SN-1S111011nnnQQQLD013（4 4）提高归零可靠性的方法提高归零可靠性的方法利用一个基本 RS 触

28、发器将CR或0LD暂存一下，从而保证归零信号有足够的作用时间，使计数器能够可靠归零。使用 CP 下降沿触发的集成计数器时，电路中需增加一个反相器。（5 5）计数器容量的扩展计数器容量的扩展异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。例例 用74HC160组成48进制计数器。在此种接线方式中，只要片0的各位输出都为1，片1可以接收到进位信号进行计数。当片1的各位输出都为1，一旦片0的各位输出都为1，片2才可以接收进位信号进行计数。5 5组成分频器组成分频器6组成序列信号发生器组成序列信号发生器例例 试用计数器试用计数器74HC161和数据选择器设计一个和数据选择器设计一个01100011序列发生器。序列发生器。7 7组成脉冲分配器组成脉冲分配器 计数器计数器74HC161和译码器和译码器 74HC138组成的脉冲分配器组成的脉冲分配器 应用一：应用一：游戏机操作手柄电路中的移位寄存器5.4 5.4 应用电路介绍应用电路介绍应用二：应用二：倒计数器应用三应用三:延时报警器思考题与习题思考题与习题