教学课件：EDA技术入门与提高(第二版).ppt

1、第1章EDA 技术概述1.1 EDA技术的发展历程技术的发展历程1.2 应用应用EDA技术的设计特点技术的设计特点1.3 EDA工具软件结构工具软件结构 1.1 EDA技术的发展历程技术的发展历程EDA(Electronic Design Automation)即电子设计自动化，是指使用计算机自动完成电子系统的设计。EDA技术是以计算机和微电子技术为先导，汇集了计算机图形学、拓扑、逻辑学、微电子工艺与结构学和计算数学等多种计算机应用学科最新成果的先进技术。EDA技术通过计算机完成数字系统的逻辑综合、布局布线和设计仿真等工作。设计人员只需要完成对系统功能的描述，就可以由计算机软件进行处理并得到设

2、计结果，而且修改设计如同修改软件一样方便，从而极大地提高了设计效率。从20世纪60年代中期计算机刚进入实用阶段开始，人们就希望使用计算机进行电子产品的设计，设计人员不断开发出各种计算机辅助设计工具来进行电子系统的设计。随着电路理论和半导体工艺水平的提高，EDA技术得到了飞速发展。EDA工具的作用范围从PCB板设计延伸到电子线路和集成电路设计，甚至延伸到了整个系统的设计。EDA技术的发展共经历了以下三个阶段。1CAD阶段阶段CAD(Computer Aided Design，计算机辅助设计)阶段是EDA技术发展的最初阶段，这一时期从20世纪60年代中期到20世纪80年代初期。在20世纪70年代M

3、OS工艺得到了广泛应用，可编程逻辑技术及其器件已经问世，计算机作为一种运算工具已在科研领域得到广泛应用。这一时期，计算机技术还不是非常先进，计算机的运算速度比较低，人工智能技术尚不发达，只能使用计算机实现一些简单的工作。这一时期的EDA技术只能称之为电子设计CAD技术。这一时期的EDA软件主要是一些功能简单的工具软件，但人们已经开始利用这些工具软件代替手工劳动，辅助进行集成电路版图编辑、PCB布局布线等工作。通过使用计算机，设计人员可以从大量繁琐重复的计算和绘图工作中解脱出来。20世纪80年代初，随着电路集成规模的扩大，EDA技术有了较快的发展。许多软件公司(如Mentor、DaisySyst

4、em及LogicSystem等)进入市场，开始供应带电路图编辑工具和逻辑模拟工具的EDA软件。这个时期的软件主要针对产品开发，按照设计、分析、生产和测试等不同阶段，分别使用不同的软件，每个软件只能完成其中的一项工作，通过顺序循环使用这些软件，可完成设计的全过程。但这样的设计过程存在不同软件之间的接口处理繁琐、缺乏系统级的总体仿真的缺陷。这一时期的工具软件的代表有Protel的早期版本Tango布线软件、用于电路模拟的SPICE软件和后来产品化的IC版图编辑与设计规则检查系统软件等。2CAE阶段阶段进入20世纪80年代后，随着计算机技术和电子技术的发展，EDA技术发展到了CAE(Computer

5、 Aided Engineering，计算机辅助工程)阶段，这个阶段在集成电路与电子设计方法学以及设计工具集成化方面取得了许多成果，各种设计工具(如原理图输入、编译与链接、逻辑模拟、测试码生成、版图自动布局以及各种单元库)已齐全。由于采用了统一数据管理技术，因而能够将各个工具集成为一个CAE系统。按照设计方法学制定的设计流程，可以实现从设计输入到版图输出的全程设计自动化。这个阶段主要采用基于单元库的半定制设计方法，采用门阵列和标准单元设计的各种专用集成电路(Application Specific Integrated Circuit，ASIC)得到了极大的发展，将集成电路工业推入了ASIC时

6、代。多数系统中集成了PCB自动布局布线软件以及热特性、噪声、可靠性等分析软件，进而可以实现电子系统设计自动化。3EDA阶段阶段20世纪90年代以来，微电子技术以惊人的速度发展，其工艺水平达到深亚微米级，在一个芯片上可集成数百万乃至上千万只晶体管，工作速度可达到吉赫兹，这为制造出规模更大、速度更快和信息容量更大的芯片系统提供了条件，但同时也对EDA系统提出了更高的要求，并促进了EDA技术的发展。此阶段主要出现了以高级语言描述、系统仿真和综合技术为特征的第三代EDA技术，不仅极大地提高了系统的设计效率，而且使设计人员摆脱了大量的辅助性及基础性的工作，将精力集中于创造性的方案与概念的构思上。下面简单

7、介绍这个阶段EDA技术的主要特征。(1)高层综合(High Level Synthesis，HLS)的理论与方法取得了较大进展，将EDA设计层次提高到了行为级(又称系统级)，并划分为逻辑综合和测试综合。逻辑综合就是对不同层次和不同形式的设计描述进行转换，通过综合算法，以具体的工艺背景实现高层目标所规定的优化设计；通过设计综合工具，可将电子系统的高层行为描述转换到低层硬件描述和确定的物理实现，使设计人员无需直接面对低层电路，不必了解具体的逻辑器件，从而把精力集中到系统行为建模和算法设计上。测试综合是以设计结果的性能为目标的综合方法，以电路的时序、功耗、电磁辐射和负载能力等性能指标为综合对象。测试

8、综合是保证电子系统设计结果稳定可靠工作的必要条件，也是对设计进行验证的有效方法，其典型工具有Synopsys公司的Behavioral Compiler以及Mentor Graphics公司的Monet和Renoir。(2)采用硬件描述语言(Hardware Description Language，HDL)来描述10万门以上的设计，并形成了VHDL(Very High Speed Integrated Circuit HDL)和Verilog HDL两种标准硬件描述语言。它们均支持不同层次的描述，使得对复杂IC的描述规范化，便于传递、交流、保存与修改，也便于重复使用。它们多应用于FPGA/C

9、PLD/EPLD的设计中。大多数的EDA软件都兼容这两种标准。硬件描述语言的使用使电子设计成果以自主知识产权的方式得以明确表达和确认成为可能，大型的芯片生产商不再将大部分资金用于芯片生产线，而是转而进行具有知识产权的芯片IP核的设计，然后寻找加工厂商进行生产。(3)采用平面规划(Floorplaning)技术对逻辑综合和物理版图设计进行联合管理，做到在逻辑综合早期设计阶段就考虑到物理设计信息的影响。通过这些信息，设计者能更进一步进行综合与优化，并保证所作的修改只会提高性能而不会对版图设计带来负面影响。这对在深亚微米级布线延时已成为主要延时的情况下，加速设计过程的收敛与成功实现是有所帮助的。在S

10、ynopsys和Cadence等公司的EDA系统中均采用了这项技术。(4)可测性综合设计。随着ASIC的规模与复杂性的增加，测试难度与费用急剧上升，由此产生了将可测性电路结构制作在ASIC芯片上的想法，于是开发了扫描插入、BLST (内建自测试)、边界扫描等可测性设计(DFT)工具，并已集成到EDA系统中。其典型产品有Compass公司的Test Assistant和Mentor Graphics公司的LBLSTArchitect、BSDArchitect、DFTAdvisor等。(5)带有嵌入IP模块的ASIC设计提供软/硬件协同系统设计工具。协同验证弥补了硬件设计和软件设计流程之间的空隙，

11、保证了软/硬件之间的同步协调工作。协同验证是当今系统集成的核心，它以高层系统设计为主导，以性能优化为目标，融合了逻辑综合、性能仿真、形式验证和可测性设计，其代表产品如Mentor Graphics公司的SeamlessCAV。(6)建立并行设计工程CE(Concurrent Engineering)框架结构的集成化设计环境，以适应当今ASIC设计的要求。在这种集成化设计环境中，使用统一的数据管理系统与完善的通信管理系统，由若干相关的设计小组共享数据库和知识库，并行地进行设计，而且在各种平台之间可以平滑过渡。目前，全球范围内有近百家厂商提供了EDA工具软件，这些公司大体可分两类：一类是EDA专业

12、软件公司，其推出的EDA系统标准化程度较高，兼容性好，注意追求技术上的先进性，适用于学术性基础研究，这方面较著名的公司有Mentor Graphics、Cadence Design Systems、Synopsys、Viewlogic Systems和Altum等；另一类是半导体器件厂商，为了销售其产品而开发EDA工具，用这些EDA工具器件的工艺特点进行优化设计，提高资源利用率，降低功耗，改善性能，这方面较著名的公司有Altera、Xilinx、AMD、TI和Lattice等。1.2 应用应用EDA技术的设计特点技术的设计特点与采用传统的电子设计技术相比，应用EDA技术的可编程逻辑器件设计具有

13、以下特点。(1)强大的系统建模与电路仿真功能。EDA技术中最具代表性的功能是日益强大的逻辑设计仿真测试功能。利用该功能，只需通过计算机就能在各种不同层面对所设计的电子系统的性能特点进行准确的测试与仿真，在完成实际系统的安装后，还能对系统上的目标器件进行边界扫描测试。这一切都极大地提高了大规模系统电子设计的自动化程度。与传统的使用专用功能器件等分离元件构成的应用电子系统的技术性能和设计手段相比，EDA技术及其设计系统具有更加明显的优势。(2)采用硬件描述语言(HDL)进行设计。应用EDA技术后，用户可以采用硬件描述语言对电子芯片进行设计，即采用HDL对数字电子系统进行抽象的行为描述或者具体的内部

14、线路结构描述，从而在电子设计的各个阶段、各个层次进行计算机模拟验证，无需构建实际的电路，这样既能保证设计过程的正确性，又可以大大降低设计成本，缩短设计周期。使用硬件描述语言，用户能进行方便的文档管理。使用硬件描述语言进行设计后，用户可以使用库(Library)实现设计的复用。通过库的不断扩充，EDA工具将能够完成更多的自动设计过程。通过硬件描述语言进行的设计具有自主知识产权。这一点对于电子芯片生产厂家来说非常重要，未来的芯片厂商将会把资金重点投到芯片IP核的开发上，芯片的生产可交由专业的生产商组织。(3)开发技术的标准化、规范化以及IP核的可利用性。传统的电子设计方法缺乏标准规范，设计效率低，

15、系统性能差，开发成本高，市场竞争能力小。以单片机或DSP开发为例，每一次新的开发，必须选用具有更高性价比和更适合设计项目的处理器，但由于不同的处理器其结构、语言和硬件特性有很大差异，设计者每一次都必须重新了解和学习相关的知识，例如重新了解器件的详细结构和电气特性，重新设计该处理器的功能软件，甚至重新购置和了解新的开发系统和编译软件。采用EDA技术的可编程逻辑器件的设计就完全不同。EDA的设计语言是标准化的，不会因设计对象的不同而改变，EDA软件平台支持任何标准化的设计语言；采用EDA技术进行设计，其设计成果具有通用性和规范的接口协议、良好的可移植性与可测试性，为高效、高质的系统开发提供了可靠的

16、保证。因此，EDA技术适用于高效率、大规模系统设计的自顶向下的设计方案。传统的电子设计技术没有规范的设计工具和表达方式，所以无法采用这种先进的设计流程。(4)对设计者的硬件知识和硬件经验要求低。传统的电子设计对于电子设计工程师的要求非常高，不仅需要在电子技术理论和设计实践方面拥有很深的造诣，还必须熟悉各种在线测试仪表和开发工具的使用方法及性能指标。而采用EDA技术对设计者的要求就低得多，使用标准化的硬件描述语言，设计者能更大程度地将自己的才智和创造力集中在设计项目性能的提高和成本的降低上，而将更具体的硬件实现工作让专业部门来完成。1.3 EDA工具软件结构工具软件结构本节主要介绍当今广泛使用的

17、以开发FPGA和CPLD为主的EDA工具软件的结构。应用EDA的设计工具软件在EDA技术应用中占据及其重要的位置，EDA技术是利用计算机完成电子设计全程自动化的设计技术，基于计算机环境的EDA软件是EDA技术的基础。以EDA设计流程中涉及的主要软件包分类，用于可编程逻辑器件的EDA工具软件的结构大致可以分为设计输入模块、HDL综合器、仿真器、适配器和下载器等五个模块。1设计输入模块设计输入模块设计输入模块用于进行电子设计的输入，通常支持多种表达方式的电子设计输入，如原理图输入方式、状态图输入方式、波形输入方式以及HDL的文本输入方式等。可编程逻辑器件厂商提供的EDA开发工具中都含有这类输入编辑

18、器，如Xilinx公司的Foundation以及Altera公司的MAX+PLUS与Quartus等。由专业的EDA工具供应商提供的设计输入工具一般与该公司的其他电路设计软件整合，比较有代表性的是Innovada公司的eProduct Designer中的原理图输入管理工具Dx Designer，它既可作为PCB设计的原理图输入环境，又可作为IC设计、模拟仿真和FPGA设计的原理图输入环境。比较常见的还有Cadence公司的Orcad中的Capture工具等。这一类工具一般都设计成通用型的原理图输入工具。由于针对FPGA/CPLD设计的原理图需要特殊原理图库(含原理图中的Symbol)的支持，

19、因此其输出并不与EDA流程的下一步设计工具直接相连，而要通过EDIF文件进行传递。HDL采取文本输入方式，用普通的文本编辑器即可完成HDL的输入。常用的文本编辑器有UltraEdit、Vim、XEmacs等，绝大部分的EDA工具中都提供有HDL编辑器，如Aldec公司的ActiveHDL中的HDL编辑器、Quartus中的Text Editor文本编辑器等。某些EDA设计输入工具把图形设计与HDL文本设计相结合，如在提供HDL编辑器的同时提供状态机编辑器，用户可用转移图描述状态机，直接生成HDL文本输出。在这些输入工具中，比较流行的有VisualHDL、FPGA Adantage、Active

20、HDL中的Active State等，尤其是HDL Designer Series中的各种输入编辑器，可以接受诸如原理图、状态图、表格图等输入形式，并将它们转换成HDL(VHDL/Verilog HDL)文本表达方式，很好地解决了通用性(HDL输入的优点)与易用性(图形法的优点)之间的矛盾。2HDL综合器综合器由于目前通用的硬件描述语言为VHDL和Verilog HDL，因此这里介绍的HDL综合器主要是针对这两种语言的。硬件描述语言最初是用于电路逻辑的建模和仿真的，Synopsys公司推出了第一个HDL综合器后，其他公司相继推出了基于HDL的综合器，至此，HDL才被直接用于电路的设计。由于HD

21、L综合器实现上的困难，因此成熟的HDL综合器并不多。比较常用且性能良好的FPGA/CPLD设计的HDL综合器有Synopsys公司的FPGA Compiler和FPGA Express综合器、Synplicity公司的Synplify Pro综合器和Exemplar Logic公司的Leonardo Spectrum综合器等。3仿真器仿真器仿真器有基于元件(逻辑门)的仿真器和硬件描述语言(HDL)的仿真器两种，基于元件的仿真器缺乏HDL仿真器的灵活性和通用性，在此主要介绍HDL仿真器。在EDA设计技术中，仿真的地位十分重要，行为模型的表达、电子系统的建模、逻辑电路的验证以及门级系统的测试，每一

22、步都离不开仿真器的模拟检测。在EDA发展的初期，快速地进行电路逻辑仿真是当时的核心问题，即使在现在，各设计环节的仿真仍然是整个EDA工程流程中最耗时间的一个步骤，因此仿真器的仿真速度以及仿真的准确性、易用性已成为衡量仿真器的重要指标。按对设计语言的处理方式分类，仿真器可分为编译型仿真器和解释型仿真器。编译型仿真器的仿真速度较快，但需要预处理，因此不便于即时修改。解释型仿真器的仿真速度一般，但是可随时修改仿真环境和条件。按处理的硬件描述语言类型分，HDL仿真器可分为如下几种：(1)VHDL仿真器；(2)Verilog HDL仿真器；(3)混合型HDL仿真器，可同时处理Verilog HDL与VH

23、DL；(4)其他HDL仿真器，针对其他HDL的仿真，例如AHDL。ModelTechnology公司的ModelSim是一个出色的VHDL/Verilog HDL混合型仿真器。它也属于编译型仿真器，仿真执行速度较快。Cadence公司的Verilog-XL是最好的Verilog仿真器之一。按仿真的电路描述级别的不同，HDL仿真器可以单独或综合完成以下各仿真步骤：(1)系统级仿真；(2)行为级仿真；(3)RTL级仿真；(4)门级时序仿真。按是否考虑硬件延时分类，仿真可分为功能仿真和时序仿真。根据输入仿真文件的不同，仿真可以由不同的仿真器完成，也可以由同一个仿真器完成。几乎所有的EDA厂商都提供了

24、基于Verilog HDL和VHDL的仿真器。常用的HDL仿真器除上面提及的ModelSim外，还有Aldec的Active HDL、Synopsys的VCS和Cadence的NC-Sim等。4适配器适配器适配器(布局布线器)的任务是完成目标系统在器件上的布局布线。适配通常由可编程逻辑器件的厂商提供的专门针对器件开发的软件来完成。这些软件可以单独存在或嵌入在厂商的针对自己产品的集成EDA开发环境中。例如，Lattice公司在其ispEXPERT开发系统嵌有自己的适配器，同时还提供了性能良好、使用方便的专用适配器ispEXPERT Compiler；Altera公司的EDA集成开发环境MAX+P

25、LUS和Quartus中都含有嵌入的适配器Fitter；Xilinx公司的Foundation和ISE中也同样含有自己的适配器。适配器最后输出的是各厂商自己定义的下载文件，用于下载到器件中，以实现设计。5下载器下载器(编程器编程器)下载器(编程器)的作用是把设计下载到相应的实际器件，完成硬件设计。第2章可编程逻辑器件2.1 可编程逻辑器件概述可编程逻辑器件概述2.2 Altera公司的可编程逻辑器件公司的可编程逻辑器件 2.3 其他可编程逻辑器件其他可编程逻辑器件 2.1 可编程逻辑器件概述可编程逻辑器件概述可编程逻辑器件是指可以通过编制硬件描述程序实现预定的逻辑功能的电子器件。FPGA(现场

26、可编程门阵列)与CPLD(复杂可编程逻辑器件)是目前应用较广泛的两种可编程逻辑器件，它们是在PAL和GAL等逻辑器件的基础之上发展起来的。FPGA/CPLD的规模比PAL和GAL器件大得多，可以替代几十甚至几千块通用IC芯片。这样的FPGA/CPLD实际上就是一个子系统部件。这种芯片受到世界范围内电子工程设计人员的广泛关注和普遍欢迎。经过了十几年的发展，许多公司都开发出了多种可编程逻辑器件，比较典型的就是Xilinx公司的FPGA器件系列和Altera公司的CPLD器件系列。CPLD通常基于乘积项(product-term)技术，采用EEPROM(或Flash)工艺，如Altera公司的MAX

27、系列、Lattice公司的大部分产品及Xilinx公司的XC9500系列，这种CPLD都支持ISP技术在线编程，也可用编程器编程，并且可以加密。FPGA通常基于查找表(Look Up Table，LUT)技术，采用SRAM工艺，如Altera公司的FLEX、ACEX、APEX系列和Xilinx公司的Spartan与Virtex系列。由于SRAM工艺的特点掉电后数据会消失，因此调试期间可以用下载电缆配置FPGA/CPLD器件，调试完成后，需要将数据固化在一个专用的EEPROM中(用通用编程器烧写)。上电时，由这片配置EEPROM先对FPGA/CPLD加载数据，十几毫秒后，FPGA/CPLD即可正

28、常工作(亦可由CPU配置FPGA/CPLD)。对用户而言，CPLD与FPGA的内部结构稍有不同，但用法一样，所以多数情况下不加以区分。1FPGA/CPLD的优点的优点FPGA/CPLD芯片都是特殊的ASIC芯片，除了具有ASIC的特点之外，还具有以下几个优点。(1)芯片容量大。随着超大规模集成电路(Very Large Scale IC，VLSI)工艺的不断提高，单一芯片内部可以容纳上百万个晶体管，FPGA/CPLD芯片的规模也越来越大，其单片逻辑门数已达到上百万，所能实现的功能越来越强，同时还可以实现系统集成。(2)质量可靠。FPGA/CPLD芯片在出厂之前都做过测试，不需要设计人员承担投片

29、风险和费用，设计人员只需在自己的实验室里就可以通过相关的软/硬件环境来完成芯片的最终功能设计。所以，FPGA/CPLD的资金投入少，节省了许多潜在的花费。(3)可重复使用。用户可以反复地编程、擦除、使用或者在外围电路不动的情况下，用不同软件实现不同的功能。因此，使用FPGA/CPLD试制样片，能以最快的速度占领市场。FPGA/CPLD软件包中有各种输入工具、仿真工具、版图设计工具及编程器等全线产品，使电路设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真，直至最后芯片的制作。当电路有少量改动时，更能显示出FPGA/CPLD的优势。电路设计人员使用FPGA/CPLD进行电路设计时，不需要

30、具备专门的IC(集成电路)深层次的知识。FPGA/CPLD软件易学易用，可以使设计人员集中精力进行电路设计，快速将产品推向市场。2FPGA的分类的分类FPGA的发展非常迅速，形成了各种不同的结构。根据不同的分类方法，FPGA可分为多种类型。(1)按逻辑功能块的大小分类，FPGA可分为细粒度FPGA和粗粒度FPGA。细粒度FPGA的逻辑功能块较小，资源可以充分利用，但连线和开关多，速度慢；粗粒度FPGA的逻辑功能块规模大，功能强，但资源不能充分利用。(2)按逻辑功能块的结构分类，FPGA可分为查找表结构、多路开关结构和多级与非门结构。(3)按内部连线的结构分类，FPGA可分为分段互连型FPGA和

31、连续互连型FPGA两类。分段互连型FPGA中具有多种不同长度的金属线段，各金属线段之间通过开关矩阵或反熔丝编程连接，走线灵活方便，但走线延时无法预测；连续互连型FPGA利用相同长度的金属线段，连接与距离远近无关，布线延时是固定的和可预测的。(4)根据编程方式，FPGA可分为一次编程型FPGA和可重复编程型FPGA两类。一次编程型FPGA采用反熔丝(anti-fuse)技术，只能编程一次，因此产品初期开发过程比较麻烦，成本较高，但这类器件集成度高、布线能力强、阻抗低、寄生电容小、速度快、功耗低，此外还具有加密位、防拷贝、抗辐射、抗干扰、不需外接PROM或EPROM的特点，所以它在一些有特殊要求的

32、领域(如军事及航空航天)中运用较多。Actel公司和Quicklogic公司提供此类产品。可重复编程型FPGA采用SRAM开关元件或快闪EPROM控制的开关元件，配置数据存储在SRAM或快闪EPROM中。SRAM型FPGA的突出优点是可反复编程，系统上电时，给FPGA加载不同的配置数据就可完成不同的硬件功能，甚至在系统运行中改变配置，实现系统功能的动态重构。快闪EPROM型FPGA具有非易失性和可重复编程的双重优点，但不能动态重构，功耗也较SRAM型FPGA高。3FPGA/CPLD的组成的组成概括地说，FPGA/CPLD器件均由逻辑阵列块(Logic Array Block，LAB)、输入/输

33、出块(IO Block，IOB)和可编程连线阵列(Programmable Interconnect Array，PIA)三部分组成。这三部分之间的结构如图2.1所示。其中LAB构成了PLD器件的逻辑组成核心，PIA控制LAB间的互连，IOB控制输入/输出与LAB之间的连接。图2.1 FPGA/CPLD的组成 2.2 Altera公司的可编程逻辑器件公司的可编程逻辑器件FLEX(Flexible Logic Element Matrix，灵活逻辑单元矩阵)系列器件采用查找表(LUT)结构；MAX(Multiple Array Matrix，多阵列矩阵)系列器件采用“与”可编程“或”固定的乘积项

34、(product-term)结构；APEX(AdVanced Programmable Element Matrix，先进可编程逻辑矩阵)系列器件采用查找表(LUT)和嵌入式寄存器结构；ExcaliburTM系列的结构特征是基于ARM和MIPS的硬核微处理器。每种系列器件针对不同的应用，有其各自的特点。2.2.1 MAX系列器件系列器件1MAX9000系列器件系列器件MAX9000系列器件是基于Altera公司第三代MAX结构的在线可编程、高密度和高性能的EPLD(电可擦除可编程逻辑器件)，它采用先进的CMOS EEPROM工艺制造。MAX9000系列器件把基于第二代MAX结构的MAX7000

35、的高效宏单元结构与FLEX的高性能、延迟可预测的快速通道(Fast-Track)互连结构结合在一起。MAX9000系列器件提供了600012 000个可用门，引脚之间的延时为10 ns，计数器速率可达144 MHz。MAX9000系列器件的特性如表2.1所示。MAX9000系列器件的结构支持系统级逻辑函数的高密度集成。它容易将多种可编程逻辑器件集成，其范围从PAL、GAL，一直到FPGA和EPLD。2MAX7000系列器件系列器件MAX7000系列器件是Altera公司速度最快的高速可编程逻辑器件，它基于Altera公司第二代MAX乘积项结构，是采用先进的CMOS EEPROM工艺制造的EPL

36、D，同时也是Altera公司销量最大的PLD产品。MAX7000系列器件(包括MAX7000A、MAX7000E和MAX7000S)的集成度为60010 000个可用门，321024个宏单元，以及36212个用户I/O引脚。这些基于EEPROM的器件能够提供快至4.5 ns的组合传输延迟，16位计数器工作频率可达192.3 MHz。此外，MAX7000的输入寄存器的建立时间非常短，能提供多个系统时钟且有可编程的速度/功耗控制。MAX7000E是MAX7000系列的增强型，具有更高的集成度。MAX7000S器件也具有MAX7000E器件的增强特性，可通过工业标准四引脚JTAG接口实现在线可编程。

37、MAX7000器件通过嵌入IEEE标准1149.1(JTAG)接口支持3.3VISP，并具有高级引脚锁定功能。这种器件具有节能模式，用户可以将信号通路和整个器件定义为一个低功耗模式。因为大多数逻辑应用中只要求小部分逻辑门工作在最高频率上，所以使用这一特性，可使器件整体能耗减少50%以上。MAX7000器件还具有可编程压摆率控制、六个引脚或逻辑驱动输出使能信号、快速建立时间输入寄存器、多电压I/O接口能力和扩展乘积项分布可配置等结构特性。3MAX5000系列器件系列器件MAX5000系列器件是Altera公司的第一代MAX器件，广泛应用于需要高级组合逻辑的场合。这类器件集成度为6003750个可

38、用门、28100个可用I/O引脚。基于EPROM的MAX5000器件的编程信息不易丢失，可用紫外线进行擦除。由于该系列器件已成熟，加之Altera公司对其不断改进和采用更先进的工艺，因此MAX5000器件每个宏单元的价格接近于大批量生产的ASIC和门阵列。4MAX3000A系列器件系列器件MAX3000A系列器件是Altera公司1999年推出的3.3 V低价格、高集成度的可编程逻辑器件，其结构与MAX7000的基本一样，集成度范围为6005000个可用门、32512个宏单元、34128个可用I/O引脚。这些基于EEPROM器件的组合传输延迟快至4.5 ns，16位计数器的频率可达192.3

39、MHz。MAX3000A具有多个系统时钟，还具有可编程的速度/功耗控制功能。MAX3000A器件提供JTAG BST回路和ISP支持，可通过工业标准四引脚JTAG接口实现在线编程。这些器件支持热插拔和多电压接口，其I/O接口与5.0 V、3.3 V和2.5 V逻辑电平兼容。2.2.2 FLEX系列器件系列器件1FLEX10K系列器件系列器件由于FLEX10K具有高密度、低成本、低功率等特点，因此它已成为当今Altera公司的PLD中应用最广泛的器件系列之一。FLEX10K的集成度已达到25万门。FLEX10K能让设计人员轻松地开发出集存储器、数字信号处理器及特殊逻辑(包括32位多总线系统)等强

40、大功能于一身的芯片。到目前为止，Altera公司已经推出了FLEX10K、FLEX10KA、FLEX10KV、FLEX10KE等分支系列器件。FLEX10K的结构类似于嵌入式门阵列，是门阵列市场中成长最快的器件。像标准门阵列一样，嵌入式门阵列采用一般的门海(sea-of-gates)结构实现普通逻辑，因此，在实现大的特殊逻辑时会有潜在死区。与标准门阵列相比，嵌入式门阵列通过在硅片中嵌入逻辑块的方法来减少死区，提高速度。然而，典型的嵌入式宏功能模块通常是不能改变的，这就限制了设计人员的选择。相反，FLEX10K器件是可编程的，在调试时它允许设计人员全面控制嵌入式宏功能模块和一般的逻辑，可以方便地

41、反复修改设计。每个FLEX10K器件包含一个嵌入式阵列和一个逻辑阵列。嵌入式阵列用来实现各种存储器及复杂的逻辑功能，如数字信号处理、微控制器、数据传输等。逻辑阵列用来实现普通逻辑功能，如计数器、加法器、状态机、多路选择器等。嵌入式阵列和逻辑阵列结合而成的嵌入式门阵列的高性能和高密度特性，使得设计人员可在单个器件中实现一个完整的系统。FLEX10K器件的配置通常是在系统上电时通过存储于一个串行存储器中的配置数据或者由系统控制器提供的配置数据来完成的。Altera公司提供EPC1、EPC2、EPC16和EPC1441等专用配置器件，配置数据也能从系统RAM和BitBlaster串行下载电缆或Byt

42、eBlasterMV并行下载电缆获得。对于配置过的器件，可以通过重新复位器件、加载新数据的方法实现在线可配置(In-Circuit Reconfigurability，ICR)。由于重新配置要求少于320 ms，因此可在系统工作时实时改变配置。表2.2列出了常见的FLEX10K系列器件的性能。2FLEX8000系列器件系列器件FLEX8000系列器件适合于需要大量寄存器和I/O引脚的应用系统。该系列器件的集成度范围为250016 000个可用门，具有2821500个寄存器以及78208个用户I/O引脚。FLEX8000能够通过外部配置EPROM或智能控制器进行在线配置，并提供了多电压I/O接口

43、，允许器件桥接在以不同电压工作的系统中。这些特点及其高性能、可预测速度的互连方式，使该系列器件像基于乘积项结构的器件一样易于使用。此外，FLEX8000以SRAM为基础，使其维持状态的功耗很低，并且可进行在线重新配置。上述特点使FLEX8000非常适合于PC的插卡、由电池供电的仪器以及多功能的电信卡之类的应用。FLEX8000系列器件的性能如表2.3所示。2.2.3 Cyclone系列器件系列器件Cyclone系列器件是有史以来成本最低的FPGA，根据推出时间的不同，可分为Cyclone系列器件、Cyclone 系列器件和Cyclone 系列器件。1Cyclone系列器件系列器件Cyclone

44、系列器件是第一代产品，具有为消费类、工业、器件、计算机和通信市场大批量成本敏感应用优化的特性。Cyclone系列器件采用了成本优化的全铜1.5 V SRAM工艺，容量为291020 060个逻辑单元，内部具有多达294 912 bit的嵌入RAM。Cyclone系列器件支持多种单端I/O标准，如LVTTL、LVCMOS、PCI和SSTL-2/3，具有一个简化的LVDS，支持多达129个通道，每个通道的吞吐量可达311 Mb/s。Cyclone系列器件具有专用电路实现双数据率(DDR)的SDRAM和FCRAM接口。Cyclone系列器件最多有两个锁相环(PLL)，共有6个输出和层次化时钟结构，为

45、复杂设计提供了强大的时钟管理电路。Cyclone系列器件的性能如表2.4所示。2Cyclone系列器件系列器件Cyclone系列器件是第二代的Cyclone系列FPGA，采用90 nm工艺生产，每个逻辑单元成本比Cyclone系列低30%，内核电压降为1.2 V，大大降低了器件的功耗。器件集成了460868 416个逻辑单元，较第一代增加了数倍，可满足复杂的应用需要。Cyclone系列FPGA提供多达1.1 Mb的嵌入式存储器，可以配置为RAM、ROM、先入先出(FIFO)缓冲器以及单端口和双端口等多种模式。Cyclone系列FPGA提供最多150个18 bit18 bit乘法器，是低成本数字

46、信号处理(DSP)应用的理想方案。这些乘法器可用于实现通用DSP功能，如有限冲激响应(FIR)滤波器、快速傅里叶变换、相关器、编/解码器以及数控振荡器(NCO)等。Cyclone系列FPGA支持高级外部存储器接口，允许开发人员集成外部单倍数据速率(SDR)、双倍数据速率(DDR)、167 MHz DDR2 SDRAM器件以及第二代四倍数据速率(QDR)SRAM器件，数据速率最高可达668 Mb/s。Cyclone系列器件提供差分信号支持，包括LVDS、RSDS、mini-LVDS、LVPECL、SSTL和HSTL I/O标准。LVDS标准支持接收端最高805 Mb/s的数据速率，发送端最高62

47、2 Mb/s的数据速率。Cyclone系列器件支持各种单端I/O 标准，如当前系统中常用的LVTTL、LVCMOS、SSTL、HSTL、PCI和PCI-X标准。Cyclone系列器件支持串行总线和网络接口(如PCI和PCI-X)，快速访问外部存储器件，同时还支持大量通信协议，包括以太网协议和通用接口。Cyclone系列器件支持最多4个可编程锁相环(PLL)和最多16个全局时钟线，提供强大的时钟管理和频率合成功能，使系统性能最大化。这些PLL提供的高级特性包括频率合成、可编程占空比、外部时钟输出、可编程带宽、输入时钟扩频、锁定探测以及支持差分输入/输出时钟信号。Cyclone系列器件的Nios嵌

48、入式处理器降低了成本，提高了灵活性，给低成本分立式微处理器提供了一个理想的替代方案。Cyclone系列FPGA支持驱动阻抗匹配和片内串行终端匹配。片内匹配消除了对外部电阻的需求，提高了信号完整性，简化了电路板设计。Cyclone系列FPGA通过外部电阻还可支持并行匹配和差分匹配。Cyclone系列FPGA具有快速接通能力，上电后能够迅速工作，是汽车等需要快速启动应用的理想选择。在器件订购码中以“A”表示具有较短上电复位(POR)时间的Cyclone系列FPGA(如EP2C5A、EP2C8A、EP2C15A和EP2C20A)。Cyclone系列器件提供片内热插拔以及上电顺序支持，以确保器件正确操

49、作不依赖上电顺序。该特性同时实现了上电之前和上电过程中对器件和三态I/O缓冲的保护。Cyclone系列器件的性能如表2.5所示。3Cyclone系列器件系列器件Cyclone系列器件为第三代FPGA，采用65 nm TSMC低功耗工艺制造，每个逻辑单元成本比Cyclone FPGA低20%，功耗比Cyclone FPGA低50%。器件集成了10 320119 088个逻辑单元，较Cyclone翻了一番。Cyclone系列器件内嵌了M9K RAM模块，提供了多达4 Mb的片内存储器，工作速度达到260 MHz。Cyclone系列FPGA支持高级外部存储器接口，允许开发人员集成外部单倍数据速率(S

50、DR)、双倍数据速率(DDR)、200 MHz DDR2 SDRAM器件以及第二代四倍数据速率(QDR)SRAM器件。Cyclone系列器件提供差分信号支持，包括LVDS、RSDS、mini-LVDS、LVPECL、SSTL和HSTL I/O标准，拥有专用LVDS 输出缓冲，LVDS标准支持接收端最高875 Mb/s的数据速率，发送端最高840 Mb/s的数据速率。Cyclone系列器件支持最多达4个可编程锁相环(PLL)和最多20个PLL输出，拥有20个专用全局时钟，提供强大的时钟管理和频率合成功能，使系统性能最大化。PLL之间可以级联使用，还支持动态配置。Cyclone系列器件的性能如表2