《电工电子技术》教学课件—第11章触发器及时序逻辑电路.ppt

1、11.1 11.2 11.3 11.1.1 11.1.2 11.1.3 JK11.1.4 D触发器触发器11.1.5 触发器的应用举例触发器的应用举例DRSRQ图形符号图形符号DSQ基本基本RS RS 触发器由触发器由两个与非门交叉耦合两个与非门交叉耦合而成，如下图而成，如下图：这种这种触发器有两个稳定状态：触发器有两个稳定状态：(2),称为称为复位复位状态状态(0 0态态););1,0 QQ0,1 QQ(1),称为称为置位置位状态状态(1 1态态););Q它有两个输出端它有两个输出端Q Q 和和 ，二者的逻辑状态应相反。，二者的逻辑状态应相反。Q&GADSDRQ逻辑图逻辑图GB1,0)1(D

2、D SR0,1DD QSQQRQ 当当 端加负脉冲时，不论触发器的端加负脉冲时，不论触发器的初始状态是初始状态是1 1态，还是态，还是0 0态，均有态，均有DR 即将触发器置即将触发器置0 0或保持或保持0 0态，态，称为称为直接置直接置0 0端端。DRQ&GADSDRQ逻辑图逻辑图GB输出与输入的逻辑关系：输出与输入的逻辑关系：1D S所谓所谓 ，即将，即将 端保持高电位；端保持高电位；DS，即，即 在端加一负脉冲在端加一负脉冲0D RDR0,1)2(DD SR 当当 端加负脉冲时，不论触发器的初始状态是端加负脉冲时，不论触发器的初始状态是1 1态态，还是，还是0 0态，均有态，均有 ，即将

3、触发器置，即将触发器置1 1或保持或保持1 1态态。称为称为直接置直接置1 1 端端。DS01,QQDS1,1)3(DD SR即将触发器保持原状态不变。即将触发器保持原状态不变。0,0)4(DD SR 这种输入状态下，当负脉冲除去后，将由各种偶然这种输入状态下，当负脉冲除去后，将由各种偶然因素决定触发器的最终状态，因而因素决定触发器的最终状态，因而禁止出现禁止出现。Q&GADSDRQ逻辑图逻辑图GB,1DQQQSQ 这种情况，这种情况，QQQRQ 1D0,0DD SR注：注：QQ时，时，和和 均为高电平均为高电平。0 0 态态信号同时撤消：信号同时撤消：状态不定状态不定(随机随机)1 1 态态

4、先撤消：先撤消：DS先撤消：先撤消：DR 由以上分析可知：基本由以上分析可知：基本RS RS 触发器有两个状态，他可触发器有两个状态，他可以直接置位或复位，并具有存储和记忆功。基本以直接置位或复位，并具有存储和记忆功。基本RSRS 触发触发器的器的逻辑状态表逻辑状态表如下：如下：QDSDR1 0 0 10 1 1 01 1 不变不变 不变不变0 0 不定不定 不定不定QQQ信号同时撤消信号同时撤消,出出现不确定状态现不确定状态信号不同时撤信号不同时撤消，状态确定消，状态确定DSDRQQDSDR练练习习&GC&GDQ&GA&GBDSQDRRSCP逻辑电路逻辑电路DRSRQ图形符号图形符号DSS1

5、SR1RC1QCP 与与基本基本RSRS 触发器触发器区别区别为：增加了由非门为：增加了由非门G GC C和和G GD D组组成的成的导引电路导引电路;R R 和和S S 是是置置 0 0 和和置置 1 1 信号输入端，还信号输入端，还有有时钟脉冲时钟脉冲CPCP 输入端。输入端。时钟脉冲时钟脉冲CPCP是一种是一种控制命控制命令令，通过导引电路实现对输入，通过导引电路实现对输入端端R R 和和S S 的控制，故称为的控制，故称为可控可控RSRS 触发器触发器 当时钟脉冲当时钟脉冲CPCP来到之前来到之前，即，即当当CP=CP=0 0时时，不论，不论R R 和和S S 端的电平如何变化，端的电

6、平如何变化，G GC C门和门和G GD D门的输出均为门的输出均为1 1，基本触发器，基本触发器保持原状态不变保持原状态不变。&GC&GDQ&GA&GBDSQDRRSCP逻辑电路逻辑电路即即CP=CP=1 1时时，触发器才，触发器才按按R R、S S 端端的输入状态的输入状态来决定其输出状态。来决定其输出状态。和和 是是直接置直接置 0 0 和和直接置直接置 1 1 端端 ，即，即不受时钟不受时钟脉冲脉冲的控制，可以对基本触发器的控制，可以对基本触发器置置0 0或或置置1 1，一般用于置，一般用于置初态，在工作过程中它们处于初态，在工作过程中它们处于1 1 态（高电平）。态（高电平）。DRD

7、S现态现态 ：指触发器输入信号：指触发器输入信号变化前变化前的状态。的状态。Q n次态次态 ：指触发器输入信号：指触发器输入信号变化后变化后的状态；的状态；Q n+1只有当时钟脉冲来到后，只有当时钟脉冲来到后，010011说说 明明Q n+1 R S保保 持持置置 1 1置置 0 0不不 定定010101010000111100110011Q n 触发器次态与输入信号和电路原状态（现态）之间触发器次态与输入信号和电路原状态（现态）之间的关系如下表：的关系如下表：利用可控利用可控 RS 触发器可构成计数器，其连接图如下：触发器可构成计数器，其连接图如下：DRSRQDS1S1RC1Q11存在问题：

8、产生存在问题：产生“空翻空翻”现象现象为避免为避免“空翻空翻”，计数器一般采用，计数器一般采用主从型主从型触发器和触发器和维持阻塞型维持阻塞型触发器构成。触发器构成。DRSRQDSJ1SK1RC1QSRQ1S1RC1Q111DRSRQDSJ1JK1KC1QCP 它由两个可控它由两个可控RSRS 触发器串联组成，两者分别为主触发器串联组成，两者分别为主触发器和从触发器。触发器和从触发器。主从型主从型 JK 触发器的逻辑图和图形符号如下：触发器的逻辑图和图形符号如下：主触发器的输出端主触发器的输出端Q Q 与从触发器的与从触发器的S S 端相连，端相连，端端与从触发器的与从触发器的R R 端相连。

9、端相连。Q非门的作用是使两个触发器的时钟脉冲信号反相。非门的作用是使两个触发器的时钟脉冲信号反相。主从触发器的特性见真值表：主从触发器的特性见真值表：Q n+10 0 Q n0 1 01 0 11 1 Q nJKDRSRQDSJ1SK1RC1QSRQ1S1RC1Q111逻辑功能分析：逻辑功能分析：设时钟脉冲来到之前设时钟脉冲来到之前(CPCP=0)=0)触发器的初始状态为触发器的初始状态为0 0。这时主触发器的。这时主触发器的 0,1 QRQS 当时钟脉冲来到后当时钟脉冲来到后(CP=CP=1),1),Q Q 端由端由0 01 1，使从，使从触发器触发器的的S S=1=1，R R=0=0，当，

10、当CPCP从从1 1下跳为下跳为0 0时，非门输出为时，非门输出为1 1，从从触发器触发器也翻转为也翻转为1 1态态。反之，反之，设触发器的初始状态为设触发器的初始状态为1 1，同样可分析出，同样可分析出，主、从触发器都主、从触发器都翻转为翻转为0 0。JK JK 触发器在触发器在J J=1,=1,K K=1=1 的情况下，来的情况下，来一个时钟脉一个时钟脉冲冲，它就，它就翻转一次翻转一次，此时触发器具有，此时触发器具有计数功能计数功能。设触发器的初始状态为设触发器的初始状态为0 0。当。当CP=CP=1 1时，由于主触发时，由于主触发器的器的J=0=0,K=0=0，Q Q端的状态仍为端的状态

11、仍为0 0，保持不变，保持不变;当当CP CP 跳变跳变为为0 0时，时，由于从触发器的由于从触发器的S S=0,=0,R R=0=0，也，也保持保持0 0态不变态不变。如果初始状态为如果初始状态为1 1，也有同样的结果。，也有同样的结果。可分析出不管触发器原来处于什么状态，一个时钟可分析出不管触发器原来处于什么状态，一个时钟脉冲来到后，脉冲来到后，输出一定是输出一定是1 1 态态。可分析出不管触发器原来处于什么状态，一个时钟可分析出不管触发器原来处于什么状态，一个时钟脉冲来到后，脉冲来到后，输出一定是输出一定是0 0 态态。主从型触发器具有在主从型触发器具有在CPCP从从1 1下跳为下跳为0

12、 0时翻转的特点，时翻转的特点，也就是具有在时钟脉冲也就是具有在时钟脉冲下降沿触发下降沿触发的特点。的特点。主从触发器主从触发器避免避免了了“空翻空翻”。维持维持-阻塞型阻塞型D D 触发器的逻辑符号如下图示：触发器的逻辑符号如下图示：DRSRQDSD1DC1QCP输出与输入之间的关系见真值表：输出与输入之间的关系见真值表：1 1 0 0Q n+1D 逻辑功能为：触发器的输出状态仅决定于到达前输逻辑功能为：触发器的输出状态仅决定于到达前输入端的状态，而与触发器现态无关，即：入端的状态，而与触发器现态无关，即：DQn 1就构成了计数器，其连接图如下：就构成了计数器，其连接图如下：当把当把 D 触

13、发器的输入端与触发器的输入端与 输出端连接到一起时，输出端连接到一起时，QDRSRQDS1DC1QCP工作波形如下：工作波形如下：CPQQDR例：例：走廊节电灯电路如图所示，该走廊节电灯可以在灯点亮后经一定时间的延迟自动切断路灯电源，起到节电的作用。触发器常态时为0状态，三极管T截止，继电器失电触点释放，灯灭。按下后，触发器的时钟信号有效，将输入端高电平传至输出端，使T饱和导通，继电器得电触点吸合，灯亮。同时，端的高电位经向充电，当两端电压升高为高电平时，经复位端使触发器复位极管截止，灯灭，电路回到初始状态，等待新的起动。灯亮的延迟时间主要由和决定。例:4人抢答电路智力竞赛中的4人抢答电路如图

14、所示。其中心元件为集成四D触发器。其内部有4个独立的触发器。比赛前各触发器清0，各指示灯均不亮。门的输出为1使门打开，时钟脉冲可以送至触发器的端。比赛开始后，哪一个按钮最先按下，其对应的触发器输出电平变高，对应的指示灯亮，同时对应的端变成低电平，将门封锁。而后其他按钮按下，会因无时钟脉冲而无法触发，不起作用。学习与探讨学习与探讨晶体管的发射极晶体管的发射极和集电极能否互和集电极能否互换使用？为什么换使用？为什么?晶体管在输出特性曲线的晶体管在输出特性曲线的饱和区工作时，其电流放饱和区工作时，其电流放大系数是否也等于大系数是否也等于？为什么晶体管基区掺杂为什么晶体管基区掺杂质浓度小？而且还要做质

15、浓度小？而且还要做得很薄？得很薄？练习练习寄存器用来暂时存放参与运算的数据和运算结果。寄存器用来暂时存放参与运算的数据和运算结果。一个触发器可以存储一个触发器可以存储1 1位二进制信号；寄存位二进制信号；寄存n n位二进位二进制数码，需要制数码，需要n n个触发器。个触发器。按按功能功能分分数码寄存器数码寄存器移位寄存器移位寄存器(并入并出并入并出)(并入并出、并入串出、并入并出、并入串出、串入并出、串入串出串入并出、串入串出)分类：分类：按按存放数码存放数码的方式的方式并行并行串行串行功能功能：寄存数码和清除原有数码。：寄存数码和清除原有数码。采用基本触发器构成的采用基本触发器构成的4位数码

16、寄存器原理图如下：位数码寄存器原理图如下：QQ0QQ1QQ3QQ2DR清零指令清零指令取出指令取出指令FF3FF0FF1FF2DSDSDSDSDRDRDR&1111D3D2D0D1G1G2G3G4G5G6G7G8寄存指令寄存指令注意：注意：工作之初要先工作之初要先清零清零用构成的用构成的4位数码寄存器，原理图如下：位数码寄存器，原理图如下：QQ3QQ2QQ0QQ1取出取出脉冲脉冲D0&1111.D1D2D31DC11DC11DC11DC1.寄存寄存脉冲脉冲 移位寄存器移位寄存器不仅有存放数码的功能，而且有移位功不仅有存放数码的功能，而且有移位功能。所谓能。所谓移位移位，就是每当来一个，就是每当

17、来一个移位正脉冲移位正脉冲，触发器的，触发器的状态便状态便向右或向左向右或向左移一位。移一位。CP清零清零移位脉冲移位脉冲D数码输入数码输入QQ1JDRFF01KC1DSQQ1JDRFF11KC1QQ1JDRFF21KC1QQ1JDRFF31KC1DSDSDS1DR&并行输出脉冲并行输出脉冲并行数码输出并行数码输出移移位位数数码码输输出出Q3Q2Q0Q1 FF FF0 0 接成接成D D 触发器，数码由触发器，数码由D D 端输入端输入。设寄存的二。设寄存的二进制为进制为10111011，按移位脉冲（即时钟脉冲）从高位到低位，按移位脉冲（即时钟脉冲）从高位到低位依次串行送到依次串行送到D D

18、端；端；上图是由上图是由JK JK 触发器组成的四位触发器组成的四位移位寄存器移位寄存器。移位寄存器的状态表移位寄存器的状态表 清清 零零 右移一位右右移一位右移二位右移移二位右移三位右移四三位右移四位位 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 1 1 0 1 1 0 1 2 3 4 Q3 Q2 Q1 Q0 移位过程移位过程 寄存器中的数码寄存器中的数码 移位脉移位脉 冲数冲数工作之前要先工作之前要先清零，经过四清零，经过四个时钟脉冲，个时钟脉冲，数码依此存入数码依此存入各触发器。各触发器。移位寄存器的移位寄存器的状态表如右图状态表如右图所示：所示：数码寄存器和移位寄数码寄

19、存器和移位寄存器有什么区别？存器有什么区别？分析已学过的各种类分析已学过的各种类型触发器中，哪些能型触发器中，哪些能用作移位寄存器？哪用作移位寄存器？哪些不能？为什么？些不能？为什么？CP清零清零QQ1JFF01KC1DSQQ1JFF11KC1QQ1JFF21KC1QQ1JFF31KC1DSDSDSDRQ3Q2Q0Q1计数脉冲计数脉冲二进制计数器分为：同步二进制计数器和异步二进二进制计数器分为：同步二进制计数器和异步二进制计数器。制计数器。由主从型由主从型JK JK 触发器构成的触发器构成的4 4位二进制计数器如下：位二进制计数器如下：工作原理：工作原理：(1)(1)每来一个时钟脉冲每来一个时

20、钟脉冲,最低位触发器翻转一次最低位触发器翻转一次;(2)(2)高位触发器是在相邻的低位触发器的输出端从高位触发器是在相邻的低位触发器的输出端从 0 1 2 3 4 5 6 7 8 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 0 1 2 3 4 5 6 7 8Q3 Q2 Q1 Q0十进十进制数制数 二进制数二进制数 计数计数 脉冲数脉冲数 0 0 0 0 0 16 9 10 11 12 13 14 15 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0

21、 1 1 1 1 9 10 11 12 13 14 15Q3 Q2 Q1 Q0十进十进制数制数 二进制数二进制数 计数计数 脉冲数脉冲数1 1变为变为0 0进位时翻转。进位时翻转。计数脉冲个数与各触发器输出状态及十进制数之间计数脉冲个数与各触发器输出状态及十进制数之间的关系如下表的关系如下表:CP1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Q1Q0Q2Q3工作波形如下：工作波形如下：试用试用74LS160集成集成芯片构成六十进芯片构成六十进制计数器。制计数器。试用试用74LS161集成芯片集成芯片构成十二进制计数器。构成十二进制计数器。答案在书中找答案在书中找