数字电路期末总复习课件.ppt

1、数字电路与数字系统总复习数字电路与数字系统总复习考试时间：考试时间：2019年年1月月12日日（周二）下午（周二）下午14：0016：00地地点：点：医学应用医学应用08（1）（）（2）：2201物流信息物流信息08（1）（）（2）：）：2301 第一部分第一部分 概概 述述一、基本题型：一、基本题型：1、选择题，、选择题，20题，每题题，每题2分，共分，共40分分2、填空题，、填空题，10空，每空空，每空1分，共分，共10分分3、综合题，、综合题，6题，共题，共50分分二、各章分值分布二、各章分值分布第一章第一章 数字逻辑基础（约数字逻辑基础（约12分）分）第二章第二章 逻辑门电路（约逻辑门

2、电路（约2分）分）第三章第三章 组合逻辑电路（约组合逻辑电路（约20分）分）第四章第四章 时序逻辑电路（约时序逻辑电路（约24分）分）第五章第五章 常用时序集成电路模块及应用（约常用时序集成电路模块及应用（约18分）分）第六章第六章 可编程逻辑器件可编程逻辑器件PLD（约（约6分）分）第七章第七章 D/A转换器和转换器和A/D转换器（约转换器（约6分）分）第八章第八章 脉冲产生与整形（约脉冲产生与整形（约6分）分）第九章第九章 数字系统设计（约数字系统设计（约6分）分）三、关于教学基本要求：三、关于教学基本要求：掌握掌握部分占总分数的大约部分占总分数的大约7080，熟悉熟悉部分占总分数的大约部

3、分占总分数的大约2030，了解了解部分部分5%第一章第一章 数字逻辑基础数字逻辑基础一、数制一、数制1、进位计数制：十进制、二进制、八进制、进位计数制：十进制、二进制、八进制、十六进制十六进制2、进位计数制的相互转换、进位计数制的相互转换（1）二进制、八进制、十六进制到十进制）二进制、八进制、十六进制到十进制（2）十进制到二进制、八进制、十六进制）十进制到二进制、八进制、十六进制第一节第一节 数制与编码数制与编码（3）八进制、十六进制到二进制）八进制、十六进制到二进制二、二进制编码二、二进制编码1、二进制码、二进制码（1）自然二进制码）自然二进制码（2）循环二进制码）循环二进制码逻辑相邻逻辑相

4、邻：两项中只有：两项中只有一位不同一位不同，循环码相，循环码相邻两项逻辑相邻。邻两项逻辑相邻。（1）8421码码（3）余）余3码码（2）格雷码）格雷码2、二十进制码（、二十进制码（BCD码）码）第二节第二节 逻辑代数基础逻辑代数基础一、基本逻辑运算一、基本逻辑运算与、或、非、与非、或非、异或、同或、与或非与、或、非、与非、或非、异或、同或、与或非F=A and BABBAF（1）与运算）与运算（2）或运算）或运算F=A or BBAF（3）非运算）非运算F=not A AF（4）与非运算）与非运算F=not(A and B)ABBAF（5）或非运算）或非运算F=not(A or B)BAF（6

5、）异或运算）异或运算BABABAFF=A xnor B二、正逻辑、负逻辑的概念二、正逻辑、负逻辑的概念（7）同或运算）同或运算FA BABABA BF=A xor B三、逻辑函数及其表示方法三、逻辑函数及其表示方法逻辑函数的表示方法：逻辑函数的表示方法：逻辑图逻辑图逻辑表达式逻辑表达式 波形图波形图 真值表真值表 F反演律反演律A B=A+B A+B=AB还原律还原律 A=A吸收律吸收律A+A B=A A (A+B)=AA+A B=A+B A (A+B)=A B AB+A C+BC=AB+A C(A+B)(A+C)(B+C)=(A+B)(A+C)四、逻辑代数的运算公式和规则四、逻辑代数的运算公

6、式和规则（1 1）代入规则代入规则（2）反演规则）反演规则三个规则：三个规则：任何含有某变量的等式，如果任何含有某变量的等式，如果等式等式中所有出中所有出现此现此变量变量的位置均代之以一个的位置均代之以一个逻辑函数式逻辑函数式，则此等式依然成立。则此等式依然成立。求一个逻辑函数求一个逻辑函数F的非函数的非函数 时，可将时，可将F中的与中的与（）换成或（），或（）换成与（）换成或（），或（）换成与（）；再）；再将将原变量换成非变量原变量换成非变量（如（如B换成换成B），），非变量换非变量换成原变量成原变量；并将；并将1换成换成0，0换成换成1，那么所得的，那么所得的逻辑函数式就是逻辑函数式就是

7、。FF（3）对偶规则）对偶规则F是一个逻辑函数表达式，如果把是一个逻辑函数表达式，如果把F中的中的与与（）换成换成或或（），（），或或换成换成与与（）；）；1换成换成0，0换换成成1，那么得到一个新的逻辑函数式，叫做，那么得到一个新的逻辑函数式，叫做F的的对偶式，记做对偶式，记做 ，变换时仍要保持原式中变换时仍要保持原式中先先与后或与后或的顺序。的顺序。F一、函数表达式的五种常用形式一、函数表达式的五种常用形式“与与或或”式式“或或与与”式式“与非与非与非与非”式式 “或非或非或非或非”式式“与与或或非非”式式基本形式基本形式第三节第三节 逻辑函数的标准形式逻辑函数的标准形式二、逻辑函数的标准

8、形式二、逻辑函数的标准形式（1）最小项最小项（2）最小项的表示方法：）最小项的表示方法：（3）最小项的性质：）最小项的性质：如果一个函数的某个乘积项包含了函数的全部如果一个函数的某个乘积项包含了函数的全部变量，其中每个变量都以原变量或反变量的形变量，其中每个变量都以原变量或反变量的形式出现，且仅出现一次，则这个乘积项称为该式出现，且仅出现一次，则这个乘积项称为该函数的一个标准积项，通常称为最小项。函数的一个标准积项，通常称为最小项。第四节第四节 逻辑函数的化简逻辑函数的化简 并项：利用并项：利用1 AA将两项并为一项，消去将两项并为一项，消去一个变量一个变量。吸收：利用吸收：利用 A+AB=A

9、消去多余的与项消去多余的与项。消元：利用消元：利用BABAA消去多余因子消去多余因子。一、代数法化简逻辑函数一、代数法化简逻辑函数 配项：先乘以配项：先乘以 A+A或加上或加上 AA，增加必要的乘积项，增加必要的乘积项，再用以上方法化简。再用以上方法化简。卡诺图合并最小项原则：卡诺图合并最小项原则：（1）圈要尽可能大圈要尽可能大，每个圈包含，每个圈包含2n个相邻项。个相邻项。（2）圈的）圈的个数要少个数要少，使化简后逻辑函数的与项最少。，使化简后逻辑函数的与项最少。（3）所有含）所有含1的格都应被圈入，以防止遗漏积项。的格都应被圈入，以防止遗漏积项。（4）圈）圈可重复包围可重复包围但每个圈内必

10、须有但每个圈内必须有新新的最小项。的最小项。二、图解法化简逻辑函数二、图解法化简逻辑函数三、三、具有无关项逻辑函数的化简具有无关项逻辑函数的化简(1)填函数的卡诺图时，在无关项对应填函数的卡诺图时，在无关项对应的格内填任意符号的格内填任意符号“”、“d”或或“”。处理方法：处理方法：(2)化简时可根据需要，把无关项视为化简时可根据需要，把无关项视为“1”也可视为也可视为“0”，使函数得到，使函数得到最最简简。第二章第二章 逻辑门电路逻辑门电路三态门的逻辑符号及其应用三态门的逻辑符号及其应用三态：正常三态：正常“0”态、正常态、正常“1”态和态和高阻态高阻态1.实现总线结构实现总线结构2.实现双

11、向数据传输实现双向数据传输三态门的应用三态门的应用第三章第三章 组合逻辑电路组合逻辑电路第一节第一节 组合电路的分析和设计组合电路的分析和设计一、组合逻辑电路的特点：一、组合逻辑电路的特点：电路由电路由逻辑门逻辑门构成；构成；不含记忆元件；不含记忆元件；输出输出无反馈无反馈到输入的回路；到输入的回路；输出与电路输出与电路原来状态无关。原来状态无关。二、组合逻辑电路的分析：二、组合逻辑电路的分析：步骤：步骤：1、根据给定逻辑电路图，从输入到输出逐级写、根据给定逻辑电路图，从输入到输出逐级写出各输出端的逻辑表达式，最后得到表示输出出各输出端的逻辑表达式，最后得到表示输出与输入关系的逻辑表达式与输入

12、关系的逻辑表达式2、利用公式法或卡诺图法，简化或变换输出、利用公式法或卡诺图法，简化或变换输出逻辑表达式。逻辑表达式。3、根据最简逻辑函数表达式，列出真值表。、根据最简逻辑函数表达式，列出真值表。4、根据真值表，判断电路的逻辑功能。、根据真值表，判断电路的逻辑功能。三、组合逻辑电路的设计：三、组合逻辑电路的设计：步骤：步骤：1、逻辑抽象：、逻辑抽象：（1）设置变量。分析事件的因果关系，把原因设置）设置变量。分析事件的因果关系，把原因设置为输入变量，结果设置为输出变量为输入变量，结果设置为输出变量（2）状态赋值。依据输入、输出变量的状态进行逻辑）状态赋值。依据输入、输出变量的状态进行逻辑赋值，确

13、定输入输出的哪种状态用赋值，确定输入输出的哪种状态用0表示，哪种用表示，哪种用1表表示。示。（3）列真值表）列真值表2、写出逻辑表达式、写出逻辑表达式3、选器件类型、选器件类型4、逻辑函数化简或变换、逻辑函数化简或变换5、画出逻辑电路图、画出逻辑电路图第二节第二节 组合逻辑电路中的竞争与冒险组合逻辑电路中的竞争与冒险1.概念概念 在组合电路中，当逻辑门有两个互补在组合电路中，当逻辑门有两个互补输入信号同时向相反状态变化时，输出端可能输入信号同时向相反状态变化时，输出端可能产生过渡干扰脉冲的现象称为产生过渡干扰脉冲的现象称为竞争冒险竞争冒险。2.冒险现象的识别冒险现象的识别 （1）代数判别方法：

14、是否出现）代数判别方法：是否出现AA和和AA （2）卡诺图法：围圈相切，且相切处又无）卡诺图法：围圈相切，且相切处又无其他圈包含。其他圈包含。3.消除办法消除办法 （1）加选通脉冲）加选通脉冲 （2）修改逻辑设计，增加冗余项）修改逻辑设计，增加冗余项（3）输出接滤波电容）输出接滤波电容第三节第三节 超高速集成电路硬件描述语言超高速集成电路硬件描述语言VHDL一、一、VHDL 语言的三个基本组成部分语言的三个基本组成部分1、参数部分、参数部分程序包程序包2、接口部分、接口部分设计实体设计实体3、描述部分、描述部分结构体结构体二、端口的模式二、端口的模式1、输入（输入（Input）2、输出（输出（

15、Output）3、双向（双向（Inout）：）：4、缓冲（缓冲（Buffer）：）：三、三、结构体有三种描述方式结构体有三种描述方式行为描述行为描述(behavioral)数据流描述数据流描述(dataflow)结构化描述结构化描述(structural)四四.VHDL逻辑操作符（七个）：逻辑操作符（七个）：AND（与）、（与）、OR（或）、（或）、NAND（与非）、（与非）、NOR（或非）、（或非）、XOR（同或）、（同或）、XNOR（异或）、（异或）、NOT（非）（非）五五.VHDL程序必需的两个元素：程序必需的两个元素：ENTITY（实体）：通过端口（实体）：通过端口（PORT）的外部输

16、入和输出来描述一个给定的逻的外部输入和输出来描述一个给定的逻辑功能。辑功能。ARCHITECTURE（结构体）：用来描（结构体）：用来描述系统内部的结构和行为。述系统内部的结构和行为。且二者必须同时使用！且二者必须同时使用！第四节第四节 组合逻辑电路模块及其应用组合逻辑电路模块及其应用一、编码器一、编码器2、8线至线至3线优先编码器线优先编码器74LS14870 II为编码输入端，为编码输入端，012,YYY为三位二进制编码输出端，为三位二进制编码输出端，输入输出的有效信号都是输入输出的有效信号都是0。在输入中，脚标。在输入中，脚标越大，优先级越高，越大，优先级越高，优先级最高。优先级最高。7

17、I1、普通编码器、普通编码器任何时候只能有一个输入线上有信号。任何时候只能有一个输入线上有信号。二二.译码器译码器1、功能：输入是一组二进制代码，输出是一组高、功能：输入是一组二进制代码，输出是一组高低电平信号。每输入一组不同的代码，只有一低电平信号。每输入一组不同的代码，只有一个输出呈现有效状态。个输出呈现有效状态。2、3：8线译码器：三个输入端（线译码器：三个输入端（A、B、C），），8个输出端（个输出端（Y0Y7），另有），另有3个使能输入端个使能输入端（G1，G2A和和G2B），一个高电平有效和两个低），一个高电平有效和两个低电平有效）电平有效）3、用译码器实现组合逻辑函数、用译码器实

18、现组合逻辑函数三三.数据选择器数据选择器四选一数据选择器的输出函数如下：四选一数据选择器的输出函数如下：i30ii301201101001DmDAADAADAADAAY八选一数据选择器的输出函数如下：八选一数据选择器的输出函数如下：i70ii701210120012DmDAAA.DAAADAAAY用数据选择器实现逻辑函数用数据选择器实现逻辑函数四四.数据比较器数据比较器中规模集成中规模集成4位数据比较器位数据比较器74LS85，有两组，有两组各是各是4位的数据输入端位的数据输入端a3a0和和b3b0，有有3个个级联输入信号级联输入信号ab，另有，另有3个比较个比较结果输出端结果输出端AB。当两

19、个当两个4位数比较时，先比较最高位，最高位位数比较时，先比较最高位，最高位相同时比较次高位，依此类推。相同时比较次高位，依此类推。五五.加法器加法器分为串行加法器和并行加法器分为串行加法器和并行加法器串行加法器须将低位全加器产生的进位信号串行加法器须将低位全加器产生的进位信号逐逐位位向高一位传递，工作速度慢；并行加法器采向高一位传递，工作速度慢；并行加法器采用用超前超前进位方式，工作速度快。进位方式，工作速度快。第四章第四章 时序逻辑电路时序逻辑电路 n组合逻辑电路某一时刻的输出只取决于组合逻辑电路某一时刻的输出只取决于此时此时刻的刻的输入。输入。n时序逻辑电路某一时刻的稳定输出不仅取决时序逻

20、辑电路某一时刻的稳定输出不仅取决于当时的输入，还取决于于当时的输入，还取决于过去的输入过去的输入(历史历史状态状态)。n因此因此记忆元件记忆元件(Memory Devices)是时序是时序逻辑电路的基本元件。逻辑电路的基本元件。时序逻辑电路与组合逻辑电路的区别时序逻辑电路与组合逻辑电路的区别第一节第一节 触发器触发器一、触发器的基本特性一、触发器的基本特性 （1）有两个互补的输出端）有两个互补的输出端Q和和Q （2）有两个稳定状态）有两个稳定状态二、二、RS触发器的特征方程：触发器的特征方程：nnQRSQ11 SRRS触发器的约束条件触发器的约束条件三、三、JK触发器的特征方程：触发器的特征方

21、程：nnnQKQJQ1四、四、D触发器的特征方程：触发器的特征方程：DQn1第二节第二节 时序电路概述时序电路概述一、时序电路的特点及其结构一、时序电路的特点及其结构时序逻辑电路任一时刻的输出信号不仅取决于时序逻辑电路任一时刻的输出信号不仅取决于该时刻输入信号，而且还与电路原来的状态有该时刻输入信号，而且还与电路原来的状态有关；时序电路具有记忆能力，能保存电路原来关；时序电路具有记忆能力，能保存电路原来的状态。的状态。时序电路结构特点：时序电路结构特点：组合电路组合电路+触发器触发器电路的状态与电路的状态与时间时间顺序有关顺序有关组合电路组合电路存储电路存储电路Z1ZnW1WhY1YkX1Xn

22、输出方程：输出方程：Z（tn）=FX（tn），），Y（tn）状态方程：状态方程：Y（tn+1）=GW（tn），），Y（tn）驱动方程驱动方程:W（tn）=HX（tn），），Y（tn）时序电路的结构：时序电路的结构：式中：式中：tn、tn+1表示相邻的两个离散时间表示相邻的两个离散时间二、时序电路的分类二、时序电路的分类1.根据时序电路输出信号的特点分类根据时序电路输出信号的特点分类 Z（tn）=FY（tn）穆尔型（穆尔型（Moore）电路）电路FX（tn），），Y（tn）米里型（米里型（Mealy）电路）电路2.根据根据时序电路中时钟信号的连接方式分类时序电路中时钟信号的连接方式分类 时序电路

23、时序电路同步：同步：异步：异步：存储电路里存储电路里所有触发器所有触发器由一个由一个统一统一的时钟的时钟脉冲源控制脉冲源控制没有统一的时钟脉冲没有统一的时钟脉冲三、同步时序电路的分析三、同步时序电路的分析步骤：步骤：1、列写各触发器的、列写各触发器的驱动方程和驱动方程和时序电路的时序电路的输出方程输出方程2、根据触发器的特征方程求触发器的、根据触发器的特征方程求触发器的状态方程状态方程3、根据时序电路的输出方程和状态方程作、根据时序电路的输出方程和状态方程作状态状态转换表转换表或或状态转换图状态转换图4、根据上述分析结果描述时序电路的逻辑功能、根据上述分析结果描述时序电路的逻辑功能第四节第四节

24、 同步时序电路的设计同步时序电路的设计1、给定逻辑功能建立原始状态图原始状态表、给定逻辑功能建立原始状态图原始状态表一、设计步骤：一、设计步骤：2、状态简化求最小化状态表、状态简化求最小化状态表3、状态编码、状态编码4、选触发器类型，求驱动方程、输出方程、选触发器类型，求驱动方程、输出方程5、画逻辑电路图、画逻辑电路图6、画全状态图，检查设计是否符合要、画全状态图，检查设计是否符合要求，如不符合要求，重新设计求，如不符合要求，重新设计二、给定状态转换表的化简：二、给定状态转换表的化简：1、观察法、观察法2、隐含表法、隐含表法第五章第五章 常用时序集成电路模块及其应用常用时序集成电路模块及其应用

25、第一节第一节 计数器计数器二、二、四位二进制同步计数器四位二进制同步计数器74163 十六进制，同步清零，同步预置十六进制，同步清零，同步预置一、一、四位二进制同步计数器四位二进制同步计数器74161 十六进制，异步清零，同步预置十六进制，异步清零，同步预置三、三、74161/74163功能扩展接成任意模计数器功能扩展接成任意模计数器1、同步预置法同步预置法2、反馈清零法反馈清零法3、多次预置法、多次预置法四、四位二进制同步可逆计数器四、四位二进制同步可逆计数器74193十六进制加减法计数，异步清零，异步预置十六进制加减法计数，异步清零，异步预置五、五、74193功能扩展接成任意模计数器功能扩

26、展接成任意模计数器1、异步预置加法、异步预置加法/减法计数减法计数2、异步清零加法、异步清零加法/减法计数减法计数六、异步计数器六、异步计数器74290及其功能扩展及其功能扩展第二节第二节 寄存器与移位寄存器寄存器与移位寄存器一、中规模寄存器一、中规模寄存器74175异步清除、同步置数异步清除、同步置数二、二、4位单向移位寄存器位单向移位寄存器7419574195功能表功能表输输 入入 输输 出出0 X X X X X X 0 0 0 0 11 1 0 d0 d3 X X d0 d1 d2 d3 d321 0 0 1 X X X X Q0n Q1n Q2n Q3n Q3n1 1 X X 0 1

27、 Q0n Q0n Q1n Q2n Q2n 1 1 1 X X 0 0 Q0n Q1n Q2n Q2n21 1 X X 1 1 Q0n Q1n Q2n Q2n31 1 X X 1 0 Q0n Q1n Q2n Q2n R CP LOAD D0 D3 J K Q0n+1 Q1n+1 Q2n+1 Q3n+1 Q3n+101Q0三、三、4位双向移位寄存器位双向移位寄存器7419474194功能表功能表 输输 入入 输输 出出0 X X X X X X X 0 0 0 0 1 1 X d0 d3 1 1 X d0 d1 d2 d3 21 0 0 X X X X X X Q0n Q1n Q2n Q3n 1

28、1 X X 0 1 X Q0n Q1n Q2n 1 1 0 X X 0 1 X Q0n Q1n Q2n 21 X X X 1 0 1 Q1n Q2n Q3n 3 3 X X X 1 0 0 Q1n Q2n Q3n 4 1 X X X X 0 0 X Q0n Q1n Q2n Q2n 5 R CP DSR D0 D3 MB MA DSL Q0n+1 Q1n+1 Q2n+1 Q3n+11010四、移位寄存器的应用四、移位寄存器的应用构成计数器构成计数器（一）环形计数器（一）环形计数器（1）连接方法：）连接方法：将移位寄存器的输出将移位寄存器的输出Q3反馈到反馈到、K输入端。输入端。（2）判断计数器的

29、模：）判断计数器的模：计数器的模计数器的模 n(n为移位寄存为移位寄存器的位数器的位数)。（二）扭环形计数器（二）扭环形计数器（1）连接方法：）连接方法：将移位寄存器的输出将移位寄存器的输出Q3经反相器后反经反相器后反馈到馈到、K输入端。输入端。（2）判断计数器的模：）判断计数器的模：计数器的模计数器的模2 n(n为移位寄存器为移位寄存器的位数的位数)。第三节第三节 序列信号发生器序列信号发生器一、反馈移位型序列信号发生器一、反馈移位型序列信号发生器 反馈移位型序列码发生器是由移位寄存器和反馈移位型序列码发生器是由移位寄存器和组合反馈电路组成。组合反馈电路组成。二、计数器型序列信号发生器二、计

30、数器型序列信号发生器计数器计数器+组合输出电路组合输出电路（一）电路组成（一）电路组成2.2.按要求设计组合输出电路。按要求设计组合输出电路。（二）设计过程（二）设计过程 1.根据序列码的长度根据序列码的长度S设计模设计模S计数器，状计数器，状态可以自定。态可以自定。第六章第六章 可编程逻辑器件可编程逻辑器件一、一、PLD的基本结构的基本结构与门与门阵列阵列乘积项乘积项输入输入电路电路输入信号输入信号互补互补输入输入输出函数输出函数反馈输入信号反馈输入信号或门或门阵列阵列和项和项输出输出电路电路二、二、PLD的逻辑符号表示方法的逻辑符号表示方法F2=B+C+D1.输入缓冲器表示方法输入缓冲器表

31、示方法AAAF1=ABC2.与门和或门的表示方法与门和或门的表示方法三、三、PLD的分类的分类1与阵列固定，或阵列可编程：与阵列固定，或阵列可编程：可编程只读存储器可编程只读存储器PROM或可擦除编程或可擦除编程只读存储器只读存储器EPROM2与阵列，或阵列均可编程：与阵列，或阵列均可编程：可编程逻辑阵列可编程逻辑阵列PLA3与阵列可编程，或阵列固定：与阵列可编程，或阵列固定：可编程阵列逻辑可编程阵列逻辑PAL、通用阵列逻辑、通用阵列逻辑GAL、高密度可编程逻辑器件、高密度可编程逻辑器件HDPLD四、用四、用PLD实现逻辑函数实现逻辑函数1、用、用PROM、EPROM实现逻辑函数实现逻辑函数2

32、、用、用PLA实现逻辑函数实现逻辑函数第七章第七章 D/A转换器和转换器和A/D转换器转换器一、一、D/A转换的基本原理转换的基本原理第一节第一节 D/A和和A/D转换的基本原理转换的基本原理)2D2D2D(2RA002n2n1n1nn:n2R量化单位，就是输入数字量化单位，就是输入数字D的一最低有效位的一最低有效位（Least Significant Bit，LSB）所对应）所对应的模拟量。的模拟量。二、二、A/D转换的基本原理转换的基本原理 若模拟参考量为若模拟参考量为R，则输出数字量，则输出数字量D和输入模和输入模拟量拟量A之间的关系为之间的关系为 D A/R第二节第二节 D/A转换器转

33、换器一、权电阻型一、权电阻型D/A转换器转换器UREFuOSn-1 Sn-2 Si S1 S01 0 1 0 1 0 1 0 1 0Dn-1 Dn-2 Di D1 D012nR22nRiRfiR22RR)1 ,0(,210REFffOiinii DDRUR iRu二、二、R2R网络型网络型D/A转换器转换器1ni虚地虚地2R2RR2R2R2R2RRRRRfUREFuOSn-1 Sn-2 Si S1 S01 0 1 0 1 0 1 0 1 0Dn-1 Dn-2 Di D1 D0IREFIREF/2 IREF/2i1ni2niii1i0i1nREF1nREF1nD21RUD2Ii)1 ,0(,22

34、10REFiiniin DDIi)1 ,0(,2210fREFfoiiniin DDRRUiRu第三节、第三节、A/D转换器转换器一、并行比较型一、并行比较型A/D转换器转换器优点：速率最高优点：速率最高缺点：需要使用大量的比较器缺点：需要使用大量的比较器二、串行比较型二、串行比较型A/D转换器转换器优点：电路结构简单优点：电路结构简单缺点：转换速率低缺点：转换速率低三、并串比较型三、并串比较型A/D转换器转换器第八章第八章 脉冲产生与整形脉冲产生与整形第一节第一节 波形变换电路波形变换电路一、单稳态触发器的工作原理一、单稳态触发器的工作原理&G1QRD&G2QSD011110QRDQA=11

35、001011BRC101 0AQBQ单稳态触发器的一般特性单稳态触发器的一般特性:1.只有一个稳态，另有一个暂稳态。只有一个稳态，另有一个暂稳态。2何时翻转到暂稳态取决于输入信号。何时翻转到暂稳态取决于输入信号。3何时翻转回稳态取决于电路参数何时翻转回稳态取决于电路参数R与与C。第二节第二节 脉冲产生电路脉冲产生电路一、多谐振荡器一、多谐振荡器 QQC1C2R2G1G2R1ABQQBA二、晶体振荡器二、晶体振荡器 等效电路等效电路CPCLR频率特性频率特性fPfSf0X电路符号电路符号QQC1C2R2G1G2R1ABQQC1C2R2G1G2R1AB工作在串联谐振频率，工作在串联谐振频率，C1只

36、起耦合只起耦合作用，其值应取得大一些。作用，其值应取得大一些。第三节第三节 施密特触发器施密特触发器 一、特性与原理一、特性与原理2.2.施密特触发器属于施密特触发器属于“电平触发电平触发”型电路，不依赖于型电路，不依赖于边沿陡峭的脉冲。边沿陡峭的脉冲。1.1.输入电平的阈值电压由低到高为输入电平的阈值电压由低到高为 ，由高到低，由高到低为为 ，且，且 ，输出的变化滞后于输入，形成，输出的变化滞后于输入，形成回环。回环。TUTUTUTU施密特触发器的电压传输特性施密特触发器的电压传输特性 反向传输特性反向传输特性同向传输特性同向传输特性UOHUOLUT+UT-OuOuIUOHUOLUT+UT-

37、OuOuI施密特触发器符号：施密特触发器符号：11二、施密特触发器应用举例二、施密特触发器应用举例 1.1.波形变换波形变换 将一周期性信号变换为矩形波，其输将一周期性信号变换为矩形波，其输出脉冲宽度出脉冲宽度tW W可通过改变可通过改变UT进行调节。进行调节。2.2.信号整形信号整形 将不规则的信号波形整成矩形脉冲。将不规则的信号波形整成矩形脉冲。3.3.幅度鉴别幅度鉴别4.4.构成多谐振荡器构成多谐振荡器1uORC第四节第四节 集成定时器集成定时器 一、电路组成一、电路组成二、工作原理二、工作原理三、三、555电路构成单稳态触发器电路构成单稳态触发器 四、四、555电路构成多谐振荡器电路构

38、成多谐振荡器五、五、555电路构成施密特触发器电路构成施密特触发器第九章第九章 数字系统设计数字系统设计一、数字系统的概念：一、数字系统的概念：交互式交互式的以的以离散离散形式表形式表示的具有示的具有存储存储、传输传输、处理处理信息能力的信息能力的逻辑子逻辑子系统的集合物系统的集合物第一节第一节 数字系统设计概述数字系统设计概述二、数字系统与逻辑功能部件的区别二、数字系统与逻辑功能部件的区别1、功能上的区别：逻辑功能部件功能单一，数、功能上的区别：逻辑功能部件功能单一，数字系统则按预定要求产生或加工处理数字信息。字系统则按预定要求产生或加工处理数字信息。2、结构上的区别：是否含有控制器、结构上的区别：是否含有控制器3、设计方法上的区别：逻辑功能部件采用自下、设计方法上的区别：逻辑功能部件采用自下而上的设计方法；数字系统则先自上而下，后自而上的设计方法；数字系统则先自上而下，后自下而上。下而上。第二节第二节 ASM图、图、MDS图以及图以及ASM图至图至MDS图的转换图的转换