第2章TMS320C54x硬件结构课件.ppt

1、第第2章章 TMS320C54x硬件结构硬件结构n2.1 TMS320C54x的特点和硬件组成框图的特点和硬件组成框图n2.2 TMS320C54x的总线结构的总线结构n2.3 TMS320C54x的存储器分配的存储器分配n2.4 中央处理单元（中央处理单元（CPU）n2.5 TMS320C54x片内外设简介片内外设简介n2.6 硬件复位操作硬件复位操作n2.7 TMS320VC5402引脚及说明引脚及说明2.1 TMS320C54x的特点和硬件组成框图的特点和硬件组成框图nTMS320C54x的主要特性如下所示：的主要特性如下所示：CPUn先进的多总线结构。先进的多总线结构。n40位算术逻辑

2、运算单元（位算术逻辑运算单元（ALU）。n17位位17位并行乘法器与位并行乘法器与40位专用加法器相连。位专用加法器相连。n比较、选择、存储单元（比较、选择、存储单元（CSSU）。n指数编码器可以在单个周期内计算指数编码器可以在单个周期内计算40位累加器中数值的位累加器中数值的指数。指数。n双地址生成器包括双地址生成器包括8个辅助寄存器和两个辅助寄存器算术个辅助寄存器和两个辅助寄存器算术运算单元（运算单元（ARAU）。）。返回首页存储器存储器n64 K字程序存储器、字程序存储器、64 K字数据存储器以及字数据存储器以及64 K字字I/O空间。在空间。在C548、C549、C5402、C5410

3、和和C5420中程序存储器可以扩展。中程序存储器可以扩展。指令系统指令系统n单指令重复和块指令重复操作。单指令重复和块指令重复操作。n块存储器传送指令。块存储器传送指令。n32位长操作数指令。位长操作数指令。n同时读入两个或同时读入两个或3个操作数的指令。个操作数的指令。n并行存储和并行加载的算术指令。并行存储和并行加载的算术指令。n条件存储指令。条件存储指令。n从中断快速返回指令。从中断快速返回指令。在片外围电路（如图在片外围电路（如图2-1所示）所示）n软件可编程等待状态发生器。软件可编程等待状态发生器。n可编程分区转换逻辑电路。可编程分区转换逻辑电路。n带有内部振荡器。带有内部振荡器。n

4、外部总线关断控制，以断开外部的数据总线、地外部总线关断控制，以断开外部的数据总线、地址总线和控制信号。址总线和控制信号。n数据总线具有总线保持器特性。数据总线具有总线保持器特性。n可编程定时器。并行主机接口（可编程定时器。并行主机接口（HPl）。）。电源电源n可用可用IDLEl、IDLE2和和IDLE3指令控制功耗，以工指令控制功耗，以工作在省电方式。作在省电方式。n可以控制关断可以控制关断CLKOUT输出信号。输出信号。在片仿真接口在片仿真接口n具有符合具有符合IEEEll49.1标准的在片仿真接口标准的在片仿真接口（JTAG）。）。速度速度n单周期定点指令的执行时间为单周期定点指令的执行时

5、间为25/20/15/12.5/10-ns(40 MIPS/50 MIPS/66 MIPS/80 MIPS/100 MIPS)。型型 号号电电 压压（V）片内存储器片内存储器片内外设片内外设指令周期指令周期(ns)封装形式封装形式RAM1（千字）千字）ROM（千字）千字）串行口串行口定时器定时器主机主机接口接口引脚引脚类型类型TMS320C5415.0528223125100TQPFTMS320LC5413.3528223120/25100TQPFTMS320C5425.010223125128/144TQPFTMS320LC5423.310224120/25100TQPFTMS320LC54

6、33.310224120/25128TQPFTMS320LC5453.3648725120/25128TQPFTMS320LC545A3.3648725115/20/25100TQPFTMS320LC5463.3648725120/25100TQPFTMS320LC546A3.3648725115/20/25144BGA/TQPFTMS320LC5483.332225115/20144TQPF/BGATMS320LC5493.3321636112.5/15144TQPF/BGATMS320VC5493.3(内核内核2.5)321636110144TQPF/BGATMS3220VC54023.3

7、(内核内核2.8)1642210144TQPF/BGATMS3220VC54093.3(内核内核2.8)3243110144TQPF/BGATMS3220VC54103.3(内核内核2.5)6463110144TQPF/BGATMS3220VC54203.3(内核内核2.8)10006110144TQPF/BGA1.TMS320C54x DSP的主要特性的主要特性2.TMS320C54x的硬件结构框图的硬件结构框图 控制界面控制界面系统控制系统控制程序地址控制程序地址控制数据地址控制数据地址控制乘法器乘法器加法器加法器算术逻算术逻辑运算辑运算桶形桶形移位器移位器程序程序/数据存储器数据存储器串

8、行口串行口并行口并行口定时器定时器计数器计数器中断中断I/O扩展口扩展口中央处理器中央处理器比较器比较器特殊功能特殊功能寄存器寄存器存储存储控制控制界面界面外设外设控制控制界面界面PABPBCABCBDABDBEABEB它围绕它围绕8条总线由条总线由10大部分组成大部分组成:2.2 TMS320C54x的总线结构的总线结构nTMS320C54x DSP采用先进的哈佛结构并具有八采用先进的哈佛结构并具有八组总线，其独立的程序总线和数据总线允许同时组总线，其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。读取指令和操作数，实现高度的并行操作。n采用各自分开的数据总线分别用于读

9、数据和写数采用各自分开的数据总线分别用于读数据和写数据，允许据，允许CPU在同一个机器周期内进行两次读操在同一个机器周期内进行两次读操作数和一次写操作数。独立的程序总线和数据总作数和一次写操作数。独立的程序总线和数据总线允许线允许CPU同时访问程序指令和数据。同时访问程序指令和数据。返回首页1.总线数目与作用总线数目与作用 1条程序总线条程序总线(PB)：传送取自程序存储器的指令代码和立即操作数传送取自程序存储器的指令代码和立即操作数 3条数据总线条数据总线(CB、DB和和EB)：将内部各单元连接在一起将内部各单元连接在一起 4条地址总线条地址总线(PAB、CAB、DAB和和EAB)：传送执行

10、指令所需的地址传送执行指令所需的地址 返回本节图2-1 TMS320C54x DSP的内部硬件组成框图12.各种方式所用到的总线各种方式所用到的总线读读/写方式写方式地址总线地址总线程序总线程序总线数据总线数据总线PABCABDABEABPBCBDBEB程序读程序读程序写程序写单数据读单数据读双数据读双数据读长数据（长数据（32位）读位）读(hw)(lw)(hw)(lw)单数据写单数据写数据读数据读/数据写数据写双数据读双数据读/系数读系数读外设读外设读外设写外设写2.3 TMS320C54x的存储器分配的存储器分配n2.3.1 存储器空间存储器空间n2.3.2 程序存储器程序存储器n2.3.

11、3 数据存储器数据存储器n2.3.4 I/O存储器存储器返回首页2.3.1 存储器空间存储器空间nTMS320C54x存储器由存储器由3个独立的可选择空间组个独立的可选择空间组成：程序空间、数据空间和成：程序空间、数据空间和I/O空间。空间。n程序存储器空间包括程序指令和程序中所需的常程序存储器空间包括程序指令和程序中所需的常数表格；数据存储器空间用于存储需要程序处理数表格；数据存储器空间用于存储需要程序处理的数据或程序处理后的结果；的数据或程序处理后的结果；I/O空间用于与外部空间用于与外部存储器映象的外设接口，也可以用于扩展外部数存储器映象的外设接口，也可以用于扩展外部数据存储空间。据存储

12、空间。保留（OVLY=1）外部（OVLY=0）0000H007FH0080H片内DRAM：16K（OVLY=1）外部（OVLY=0）3FFFH4000H保留（OVLY=1）外部（OVLY=0）0000H007FH0080H片内DRAM：16K（OVLY=1）外部（OVLY=0）3FFFH4000H程序空间：页0程序空间：页0FF7FHFF80HFFFFHFF7FHFF80HFFFFHEFFFHF000HFEFFHFF00H片外中断矢量（外部）中断矢量（片内）片外片内ROM:4K保留存储器映象寄存器0000H005FH0080H片内DRAM：16K3FFFH4000H数据空间FF7FHFF80H

13、FFFFH片外EFFFHF000HFEFFHFF00H片内ROM（DROM=1）外部（DROM=0）保留（DROM=1）外部（DROM=0）0060H007FH暂存器SPRAMMP/MC=1（微处理器模式）MP/MC=0（微型计算机模式）图图2-2 TMS320VC5402存储器分配图存储器分配图Page 064KPage1:低16K外部Page1:高48K外部1 0000H1 3FFFH1 4000H0 0000H0 FFFFH1 FFFFHPage2:低16K外部Page2:高48K外部2 0000H2 3FFFH2 4000H2 FFFFH.Page15:低16K外部Page15:高48

14、K外部F 0000HF 3FFFHF 4000HF FFFFHXPC=0XPC=1XPC=2XPC=15图2-3 C5402扩展程序存储器图返回本节2.3.2 程序存储器程序存储器n通过通过MP/和和OVLY位的设置，可以实现对片内存储位的设置，可以实现对片内存储器（器（ROM、RAM）的配置，即哪些片内存储器的配置，即哪些片内存储器映象在程序存储器空间。映象在程序存储器空间。n器件复位时，复位、中断和陷阱中断的向量映象器件复位时，复位、中断和陷阱中断的向量映象在地址在地址FF80H开始的程序存储器空间。然而，复开始的程序存储器空间。然而，复位后这些向量可以被重新映象在程序存储器空间位后这些向

15、量可以被重新映象在程序存储器空间任何任何128字页的开始。这样，可以把向量表移出字页的开始。这样，可以把向量表移出引导引导ROM，并重新配置其地址。并重新配置其地址。返回本节2.3.3 数据存储器数据存储器n通过对处理器方式状态寄存器通过对处理器方式状态寄存器PMST的的DROM位位的设置，将片内的设置，将片内ROM配置在数据存储器空间配置在数据存储器空间（DROM=1），），这样，可以用指令将片内这样，可以用指令将片内ROM作作为数据存储器中的数据为数据存储器中的数据ROM来读取。复位时，来读取。复位时，DROM位被清位被清0。n64K字的数据存储器空间包括数据存储器映象寄字的数据存储器空间

16、包括数据存储器映象寄存器，存器，0000H001FH是常用的是常用的CPU寄存器地址，寄存器地址，0020H005FH是片内外设寄存器的地址。表是片内外设寄存器的地址。表2-1 表表2-1 存储器映象寄存器存储器映象寄存器名称名称地址地址说明说明IMR0中断屏蔽寄存器中断屏蔽寄存器IFR1中断标志寄存器中断标志寄存器STO6状态寄存器状态寄存器0STl7状态寄存器状态寄存器1名称名称地址地址说明说明AL8累加器累加器A低低16位位AH9累加器累加器A高高16位位AGAH累加器累加器A最高最高8位位BLBH累加器累加器B低低16位位BHCH累加器累加器B高高16位位BGDH累加器累加器B最高最高

17、8位位TREGEH暂存器暂存器TRNFH状态转移寄存器状态转移寄存器AR0710H17H辅助寄存器辅助寄存器 SP18H堆栈指针堆栈指针BK19H循环缓冲大小循环缓冲大小BRC1AH块重复计数器块重复计数器RSA1BH块重复起始地址寄存器块重复起始地址寄存器名称名称地址地址说明说明REA1CH块重复终止地址寄存器块重复终止地址寄存器PMST1DH处理器方式状态寄存器处理器方式状态寄存器XPC1EH扩展程序计数器扩展程序计数器TIM24H定时器定时器0寄存器寄存器PRD25H定时器定时器0周期寄存器周期寄存器TCR26H定时器定时器0控制寄存器控制寄存器 SWWSR28H软件等待状态寄存器软件等

18、待状态寄存器BSCR29H分区转换控制寄存器分区转换控制寄存器SWCR2BH软件等待状态控制寄存器软件等待状态控制寄存器HPIC2CH主机接口控制寄存器主机接口控制寄存器TIM130H定时器定时器1寄存器寄存器PRD131H定时器定时器1周期寄存器周期寄存器TCR132H定时器定时器1控制寄存器控制寄存器GPIOCR3CH通用通用I/O控制寄存器，控制主机接口和控制寄存器，控制主机接口和TOUTlGPIOSR3DH通用通用I/O状态寄存器，主机接口作通用状态寄存器，主机接口作通用I/O时有用时有用返回本节2.3.4 I/O存储器存储器n除程序存储器空间和数据存储器空间外，除程序存储器空间和数据

19、存储器空间外，C54x系系列器件还提供了列器件还提供了I/O存储器空间，利用存储器空间，利用I/O空间可空间可以扩展外部存储器。以扩展外部存储器。I/O存储器空间为存储器空间为64K字字（0000hFFFFh），），有两条指令有两条指令PORTR和和PORTW可以对可以对I/O存储器空间操作，读写时序与存储器空间操作，读写时序与程序存储器空间和数据存储器空间有很大不同。程序存储器空间和数据存储器空间有很大不同。返回本节2.4 中央处理单元（中央处理单元（CPU）nCPU的基本组成如下：的基本组成如下：nCPU状态和控制寄存器状态和控制寄存器n40位算术逻辑单元（位算术逻辑单元（ALU）n40位

20、累加器位累加器A和和Bn桶形移位寄存器桶形移位寄存器n乘法器乘法器/加法器单元加法器单元n比较、选择和存储单元（比较、选择和存储单元（CSSU）n 指数编码器指数编码器返回首页1算术逻辑单元（算术逻辑单元（ALU）和累加器和累加器nTMS320C54x使用使用40位算术逻辑单元（位算术逻辑单元（ALU）和和两个两个40位累加器（位累加器（ACCA和和ACCB）来完成算术来完成算术运算和逻辑运算，且大多数都是单周期指令。运算和逻辑运算，且大多数都是单周期指令。ALU功能框图如图功能框图如图2-4所示。所示。CB15CB0DB15DB0暂存器T符号控制符号控制乘数Y乘数XXY算术逻辑单元(ALU)

21、累加器A累加器B乘数MAC输出移位器输出运算部件运算部件1）算术逻辑单元（）算术逻辑单元（ALU）2）累加器）累加器累加器累加器A和和B都可分成都可分成3个部分个部分:累加器在CPU中的表示:AHAGALBHBGBL累加器累加器A累加器A累加器累加器B3116150393239323116150例：假设累加器例：假设累加器A=FF 1234 5678H，执行带移位的，执行带移位的STH和和STL指令后，数据存储单元指令后，数据存储单元T中的结果：中的结果：STH A，8，TSTH A，-8，TSTL A，8，TSTL A，-8，T2桶形移位寄存器桶形移位寄存器n如图所示为桶形移位寄存器的功能框

22、图。桶形移如图所示为桶形移位寄存器的功能框图。桶形移位寄存器的输入可以为：从位寄存器的输入可以为：从DB获得的获得的16位操位操作数；从作数；从DB和和CB获得的获得的32位操作数；从累位操作数；从累加器加器A或或B获得的获得的40位操作数。桶形移位寄存器位操作数。桶形移位寄存器的输出连到的输出连到ALU或经过或经过MSW/LSW写选择单元至写选择单元至EB总线。总线。来自累加器ACB15CB0DB15DB0符号控制桶形移位器（-1631）写选择MSW/LSW乘法器MUX来自累加器BTC（测试位）CSSUALUSXMT：-1631ASM（40）：-1615指令寄存器立即数：-1615或015E

23、B15EB0桶形移位器例例 对累加器对累加器A执行不同的移位操作执行不同的移位操作ADD A，-4，BADD A，ASM，B3乘法器乘法器/加法器单元加法器单元nC54x CPU有一个有一个1717位的硬件乘法器，与位的硬件乘法器，与40位位的专用加法器相连，可以在单周期内完成一次乘的专用加法器相连，可以在单周期内完成一次乘法累加运算。其功能框图如图法累加运算。其功能框图如图2-6所示。所示。乘法器的乘法器的输出经小数输出经小数/整数乘法（整数乘法（FRCT）输入控制后加到输入控制后加到加法器的一个输入端，加法器的另一个输入端来加法器的一个输入端，加法器的另一个输入端来自累加器自累加器A或或B

24、。n加法器还包括零检测器、舍入器（二进制补码）加法器还包括零检测器、舍入器（二进制补码）及溢出及溢出/饱和逻辑电路。饱和逻辑电路。0来自累加器A溢出（OVA/OVB）结果0（ZA/ZB）加数Y加数XCB15CB0DB15DB0PB15PB0暂存器T符号控制符号控制X Y乘法器（1717）小数/整数0检测舍入状态加法器（40）来自累加器B溢出模式（OVM）至累加器A/B乘数乘数Y乘数X乘法器/加法器单元4比较、选择和存储单元（比较、选择和存储单元（CSSU）n比较、选择和存储单元（比较、选择和存储单元（CSSU）完成累加器的完成累加器的高位字和低位字之间的最大值比较，选择累加器高位字和低位字之间

25、的最大值比较，选择累加器中较大的字并存储在数据存储器中，不改变状态中较大的字并存储在数据存储器中，不改变状态寄存器寄存器ST0中的测试中的测试/控制位和传送寄存器（控制位和传送寄存器（TRN）的值。的值。累加器累加器A比较比较COMP写选择写选择MSW/LSW乘法器乘法器MUX累加器累加器BCSSUEB15-EB0状态移位状态移位TRN测试测试TC桶形移位器桶形移位器比较、选择和存储单元比较、选择和存储单元5指数编码器指数编码器指数编码器是用于支持单周期指令指数编码器是用于支持单周期指令EXP的专用硬件。的专用硬件。在在EXP指令中指令中,累加器中的指数值能以二进制补码的形式累加器中的指数值能

26、以二进制补码的形式存储在存储在T寄存器中寄存器中,范围为范围为831位。位。指数值定义为前面的冗余位数减指数值定义为前面的冗余位数减 8 的差值的差值,即累加器中为即累加器中为消除非有效符号位所需移动的位数。消除非有效符号位所需移动的位数。当累加器中的值超过当累加器中的值超过32位时，该操作将产生负值。位时，该操作将产生负值。【例例】EXP A ；（冗余符号位；（冗余符号位-8）T寄存器寄存器ST T，EXPONET ；将指数值存到数据存储器中；将指数值存到数据存储器中NORM A ；对累加器进行归一化；对累加器进行归一化6CPU状态和控制寄存器状态和控制寄存器nTMS320C54x有三个状态

27、和控制寄存器，分别为有三个状态和控制寄存器，分别为状态寄存器状态寄存器ST0、状态寄存器状态寄存器ST1和处理器方式和处理器方式状态寄存器状态寄存器PMST。ST0和和ST1包括各种工作条件包括各种工作条件和工作方式的状态，和工作方式的状态，PMST包括存储器配置状态包括存储器配置状态和控制信息。和控制信息。n状态寄存器状态寄存器ST0的位结构如图的位结构如图2-9所示，表所示，表2-2所所示是示是ST0的说明。的说明。图图2-9 状态寄存器状态寄存器ST0位结构位结构1513121110980ARPTCCOVAOVBDP表2-2 状态寄存器ST01514131211109876540BRAF

28、CPLXFHMINTM0OVMSXMC16FRCTCMPTASM图2-10 状态寄存器ST1的位结构表2-3 状态寄存器ST1(1)表2-3 状态寄存器ST1(2)1576543210IPTRMP/MCOVLYAVISDROMCLKOFFtSMULtSSTt图2-11 处理器方式状态寄存器PMST的位结构表2-4 状态寄存器PMST返回本节2.5 TMS320C54x片内外设简介片内外设简介1通用通用I/O引脚引脚2定时器定时器3时钟发生器时钟发生器4主机接口（主机接口（HPI）5串行口串行口6软件可编程等待状态发生器软件可编程等待状态发生器7可编程分区转换逻辑可编程分区转换逻辑返回首页2.6

29、 硬件复位操作硬件复位操作复位期间，处理器进行以下操作：复位期间，处理器进行以下操作：nPMST中的中断向量指针中的中断向量指针IPTR设置成设置成1FFH。nPMST中的中的MP/位设置成与引脚位设置成与引脚MP/状态相同的值。状态相同的值。nPC设置为设置为FF80H。n扩展程序计数器扩展程序计数器XPC清清0。n 无论无论MP/状态如何，将状态如何，将FF80H加到地址总线。加到地址总线。返回首页n数据线变为高阻态，控制线处于无效状态。数据线变为高阻态，控制线处于无效状态。n产生产生信号。信号。nST1中的中断方式位中的中断方式位INTM置置1，关闭所有可屏蔽，关闭所有可屏蔽中断。中断。

30、n中断标志寄存器中断标志寄存器IFR清清0。n产生同步复位信号（），初始化外围电路。产生同步复位信号（），初始化外围电路。下列状态位置成初始值下列状态位置成初始值nARP=0 CLKOFF=0 HM=0 SXM=1nASM=0CMPT=0INTM=1TC=1nAVIS=0CPL=0OVA=0XF=1nBRAF=0 DP=0OVB=0nC=1DROM=0OVLY=0 nC16=0FRCT=0OVM=0n如果如果MP/=0，程序从片内程序从片内ROM开始执行，否则，从片外开始执行，否则，从片外程序存储器开始执行。程序存储器开始执行。返回本节2.7 TMS320VC5402引脚及说明引脚及说明图2-12 TMS320VC5402的引脚 1返回首页图2-12 TMS320VC5402的引脚2表2-5 TMS320VC5402引脚说明1表2-5 TMS320VC5402引脚说明2表2-5 TMS320VC5402引脚说明3表2-5 TMS320VC5402引脚说明4表2-5 TMS320VC5402引脚说明5表2-5 TMS320VC5402引脚说明6表2-5 TMS320VC5402引脚说明7返回本节表2-5 TMS320VC5402引脚说明8