电子技术基础第七章课件.ppt

1、第七章 数字电路基础 一、数字电路及其特点(1)既具算术运算功能，又具有逻辑运算功能数字电路是以二进制逻辑代数为数学基础，使用二进制数字信号，既能进行算术运算又能方便地进行逻辑运算。(2)实现简单，可靠性很高以二进制作为基础的数字电路，可靠性非常强。(3)集成度高，功能容易实现集成度高，体积小，功耗低是数字电路的突出优点。第一节概述二、数字电路的分类(1)按组成结构划分可分为分立元件电路和集成电路两大类。(2)按电路所用器件划分数字电路又可分为双极型和单极型电路。(3)根据电路逻辑功能划分数字电路又可分为组合逻辑电路和时序逻辑电路两大类。第一节概述第二节二极管与晶体管的开关特性 一、二极管的开

2、关特性1.开关作用第二节二极管与晶体管的开关特性图7-1二极管等效电路a)正向偏置时b)反向偏置时 2.反向恢复时间第二节二极管与晶体管的开关特性图7-2二极管由正向导通转换为反向截止a)输入电压b)二极管电流 1.开关作用图7-3晶体管的开关作用第二节二极管与晶体管的开关特性 二、晶体管的开关特性图7-4晶体管的开关工作状态第二节二极管与晶体管的开关特性(1)放大状态发射结为正向偏置，对于硅管Ube0.50.7V，对于锗管Ube0.10.3V，集电结为反向偏置，Ic=Ib，Uce=Ec-IcRc。(2)饱和状态发射结和集电结都处于正向偏置。(3)截止状态发射结和集电结都处于反向偏置。第二节二

3、极管与晶体管的开关特性 2.晶体管的开关时间图7-5晶体管的开关时间a)电路b)波形第二节二极管与晶体管的开关特性(1)延迟时间td是指从正脉冲加入到集电极电流ic上升到0.1Ics所需的时间。(2)上升时间tr是指集电极电流ic从0.1Ics上升到0.9Ics所需的时间。(3)存储时间ts是指由输入信号下降到Ub1到集电极电流ic下降到0.9Ics所需的时间。(4)下降时间tf是指集电极电流ic从0.9Ics下降到0.1Ics所需的时间。第二节二极管与晶体管的开关特性 3.利用加速电容缩短开关时间图7-6加速电容的作用a)电路b)等效电路第二节二极管与晶体管的开关特性 一、逻辑电路中的几个规

4、定1.逻辑状态的规定2.正逻辑和负逻辑的规定3.标准高电平与低电平的规定第三节逻辑门电路二、基本逻辑门 1.与门第三节逻辑门电路图7-7与逻辑关系电路(1)与逻辑若决定某一件事的所有条件都具备，则这件事就发生；只要有一个条件不具备，这件事就不发生。表7-1与逻辑真值表(2)二极管与门电路最简单的与门电路可以由电阻和二极管组成，如图7-8所示。第三节逻辑门电路1.与门图7-8二极管与门电路及其符号第三节逻辑门电路1.与门1)两个输入端A、B均处于低电平0V时，二极管VD1、VD2受正向电压作用而导通，如忽略二极管正向压降，则输出端Z的电平被钳位于0V。2)若输入端A为高电平+3V，B端为低电平0

5、V时，由于VD2两端的电位差较大而优先导通，因此Z点电平被钳位于0V，这时VD1受反向电压作用而截止，输出端Z的电平仍为0V。3)如果B端为高电平+3V，A端为低电平0V，则输出端Z的电平也是低电平0V。4)如果A、B端都是高电平+3V，VD1、VD2同时导通，则输出电压为高电平+3V。第三节逻辑门电路表7-2与门电位分析表7-3与逻辑真值表第三节逻辑门电路图7-9与门控制原理及波形图第三节逻辑门电路表7-4二极管与门真值表第三节逻辑门电路 2.或门(1)或逻辑若决定某一事件的诸条件中只要有一个或一个以上条件具备，这件事就发生，否则就不发生。图7-10或逻辑关系电路第三节逻辑门电路(2)二极管

6、或门电路最简单的或门电路可以由二极管和电阻组成，如图7-11所示。表7-5或逻辑真值表图7-11二极管或门电路及其符号第三节逻辑门电路1)两个输入端A、B都处在低电平0V，由于二极管的负极是经过电阻R与电源负极相连接，二极管正极(输入端)虽为低电平，但仍高于它的负极电位，因此两个二极管VD1、VD2同时正向导通，输出端Z的电平也是0V。2)当A端电是电平+3V，B端仍是低电平0V时，由于二极管VD1两端电位差最大而优先导通，因此Z点电位被钳制在+3V，二极管VD2反向截止，输出电压为+3V。3)当B端是高电平+3V，A端是低电平0V时，输出也是+3V。4)输入端A、B都是高电平+3V，二极管V

7、D1、VD2都导通，输出也是+3V。第三节逻辑门电路表7-6或门电位分析表7-7或逻辑真值表第三节逻辑门电路图7-12或门的工作波形第三节逻辑门电路3.非门(1)非逻辑某事件的发生取决于某个条件的否定，即某条件成立，这件事不发生；某条件不成立，这件事反而发生。图7-13非逻辑关系电路第三节逻辑门电路表7-8非逻辑真值表(2)晶体管非门电路晶体管的集电极输出电位与基极的输入电位相反，当晶体管工作在截止和饱和状态时，晶体管便构成反相器。第三节逻辑门电路图7-14非门电路及其符号第三节逻辑门电路 1.晶体管与非门图7-15与非门电路及其符号第三节逻辑门电路 三、复合逻辑门表7-9与非门真值表 2.晶

8、体管或非门图7-16或非门电路及其符号a)电路b)符号第三节逻辑门电路表7-10或非门真值表 3.与或非门图7-17与或非门电路及符号a)电路b)符号第三节逻辑门电路 4.异或门图7-18异或门第三节逻辑门电路 5.同或门图7-19同或门第三节逻辑门电路 1.最简单的TTL与非门(1)电路结构如图7-20所示，它是由多发射极晶体管V1与电阻R1串联组成的与门电路和由电阻R2与晶体管V2构成的非门电路所组成。图7-20最简单的TTL与非门第三节逻辑门电路 四、TTL集成逻辑门图7-21用等效二极管表示多发射极晶体管的PN结第三节逻辑门电路(2)工作原理2.典型的TTL与非门(1)电路结构如图7-

9、22所示，该电路由五只晶体管组成，整个电路分为与门级、分相级和输出级三部分。图7-22典型的TTL与非门a)电路b)逻辑符号第三节逻辑门电路(2)工作原理1)当输入端有低电平(0.3V)时，V1基极电位被钳制在0.3V+0.7V=1V左右，所以V2、V5处于截止状态。2)当输入端全为高电平(3.6V)时，V1基极电位被钳制在0.7V+0.7V+0.7V=2.1V，V1的三个发射结都处于反向偏置而截止。第三节逻辑门电路五、CMOS逻辑门1.CMOS非门2.CMOS与非门第三节逻辑门电路图7-23CMOS非门 3.CMOS或非门图7-24CMOS与非门第三节逻辑门电路图7-25CMOS或非门 一、

10、数制1.数制表示方法第四节数制与逻辑代数 2.数制转换方法(1)十进制数转换为任意进制数1)整数部分的转换：将整数部分除以新进制的基数，把余数作为新进制的最低位；把上一次得到的商再除以新进制基数，把余数作为新进制的次低位；继续上一步，直到最后的商为零，这时的余数就是新进制的最高位；将所有余数由高到低排列即为新进制的整数部分。例7-4十进制数301转换为二进制数解转换过程如下：第四节数制与逻辑代数2.数制转换方法例7-5十进制数301转换为八进制数解转换过程如下：第四节数制与逻辑代数第四节数制与逻辑代数例7-6十进制数301转换为十六进制数解转换过程如下：2)小数部分的转换：将小数部分乘以新进制

11、的基数，把得到的整数部分作为新进制小数部分的最高位；把得到的小数部分再乘以新进制的基数，把整数部分作为新进制小数部分的次高位；继续上一步，直到小数部分变成零为止；将所有整数部分由高到低排列即为新进制的小数部分。例7-7十进制小数0.6875转换为二进制小数解转换过程如下：第四节数制与逻辑代数2.数制转换方法例7-8十进制小数0.6875转换为八进制小数解转换过程如下：例7-9十进制小数0.6875转换为十六进制小数解转换过程如下：(2)任意进制数转换为十进制数具体转换方法是：将其他进制数按权位展开，然后各项相加，即可得到相应的十进制数。第四节数制与逻辑代数解(100101101)2=128+1

12、25+123+122+120例7-11二进制数455转换为十进制数解(455)8=482+581+580例7-12十六进制数12D转换为十进制数解(12D)16=1162+2161+13160(3)二进制转换为八进制数具体转换方法是：以二进制数的小数点为分界点，向左(向右)每三位取一组，接着将每组二进制按权相加，得到一位八位二进制数，然后，按顺序进行排列，小数点的位置不变，所得数字就是所求的八进制数。第四节数制与逻辑代数例7-10八进制数100101101转换为十进制数(4)二进制转换为十六进制数具体转换方法是：以二进制数的小数点为分界点，向左(向右)每四位取一组，接着将每组二进制按权相加，得

13、到一位八位二进制数，然后，按顺序进行排列，小数点的位置不变，所得数字就是所求的八进制数。第四节数制与逻辑代数例7-13二进制数10010.1101转换为八进制数解因(10010.1101)2=(010010.110100)2，则分组转换如下：例7-14二进制数10010.1101转换为十六进制数解因(10010.1101)2=(00010010.1101)2，则分组转换如下：第四节数制与逻辑代数 1.逻辑运算的基本定律、常用公式与顺序规则(1)基本定律1)常量与常量的关系2)常量与变量的关系3)与普通代数相似的定律4)逻辑代数的特殊定律(2)常用公式(3)基本规则1)代入规则：将公式中的变量以

14、一个函数代之，公式仍成立。2)对偶规则：将逻辑公式中的“”变“+”、“+”变“”、“0”变“1”、“1”变“0”，则得到原式的对偶式仍成立。第四节数制与逻辑代数 二、逻辑代数3)反演规则：将函数F中的“”变“+”，“+”变“”，“0”变“1”，“1”变“0”，原变量变成反变量，反变量变成原变量，则得到原函数的反函数。(4)顺序规则和一般代数一样，逻辑代数也按一定的先后顺序进行运算。第四节数制与逻辑代数 2.逻辑函数的基本概念、表示形式与转换(1)基本概念仅有两种取值的变量(即二值量)称为逻辑变量。(2)表示形式1)真值表：描述逻辑函数各个变量取值组合和函数值对应关系的表格叫做真值表。表7-11

15、由功能表求真值表2)表达式：用与、或、非运算符号并按运算顺序规则联接的各变量之间的关系式称为逻辑表达式，简称表达式。第四节数制与逻辑代数3)逻辑图：用逻辑符号表示各变量之间的关系的图称为逻辑电路图，简称逻辑图。4)时序图：表示各变量和函数在时间上的对应配合关系的波形图称为时序图。(3)转换方法1)真值表转换为表达式。例7-15由表7-12所示的真值表，试写出其函数表达式。表7-12例7-15真值表第四节数制与逻辑代数解A、B、C有四组取值使F为1，它们分别是011、101、110、111。按照变量值为1的写成原变量，为0的写成反变量的求乘积项的原则，可得四个乘积项BC、AC、AB、ABC。将四

16、个乘积项加起来所得的就是函数F的表达式2)表达式转换成真值表。第四节数制与逻辑代数3)真值表和卡诺图间的转换。4)表达式和卡诺图间的转换。5)表达式转换成逻辑图。6)逻辑图转换成表达式。7)表达式转换成时序图。第四节数制与逻辑代数3.逻辑表达式的化简(1)逻辑函数的五种表达式同一逻辑函数，可以有五种不同形式的逻辑表达形式，即与或表达式、或与表达式、与非-与非表达式、或非-或非表达式和与或非表达式，其中与或表达式是基本形式。(2)代数法化简逻辑表达式1)并项法：利用公式AB+AB=A，将两个乘积项合并成一项，并消去一个互反的变量。第四节数制与逻辑代数2)吸收法：利用公式A+AB=A吸收多余的乘积

17、项。3)消去法：利用公式A+AB=A+B消去多余因子。4)配项法：当表达式不能直接用上述公式化简时，有时可利用A+A=1，去乘某个缺少一个或几个变量的乘积项，然后将其拆成两项，再与其他项合并化简。(3)卡诺图法化简逻辑表达式1)卡诺图的概念：就是将逻辑函数表达式中各最小项按相邻原则相应地填入一个特定的方格图内，此方格图就称为卡诺图。关于小项第四节数制与逻辑代数表7-1二变量最小项编号表7-1三变量最小项编号第四节数制与逻辑代数表7-1四变量最小项编号第四节数制与逻辑代数关于卡诺图：根据变量的数目n，卡诺图中小方格的数目应为2n个，每个小方格对应一个最小项，卡诺图行、列坐标变量的取值是按相邻性原

18、则组成的。“相邻性”即相邻两个小方格所表示的两个最小项，只有一个变量互反，其余变量都相同。图7-26二变量卡诺图第四节数制与逻辑代数图7-27三变量卡诺图第四节数制与逻辑代数第四节数制与逻辑代数图7-28四变量卡诺图2)卡诺图表示法：将函数之值填入变量卡诺图即得到函数的卡诺图。图7-29例7-24卡诺图第四节数制与逻辑代数图7-30例7-25卡诺图3)用卡诺图化简逻辑表达式：在卡诺图中相邻小方格所对应的最小项具有相邻性，即在两个相邻的小方格中除仅有一个变量“互反”外，其他变量都相同。化简步骤：先画出逻辑函数的卡诺图，再合并最小项。合并最小项的规律。用卡诺图化简逻辑函数的原则。第四节数制与逻辑代数图7-31例7-26卡诺图(2)合并最小项。(3)根据圈定的各个环，可写出最简与或表达式为 F=AB+BC+AC第四节数制与逻辑代数复习思考题1.数字电路具有哪些特点？2.简述数字电路的分类。3.简述二极管的开关作用与开关特性。4.简述晶体管的开关作用与开关特性。5.基本逻辑门有哪三种？6.简述几种符合逻辑门、TTL集成逻辑门与CMOS逻辑门。7.简述数制的表示方法与转换方法。8.逻辑运算的基本定律、常用公式与顺序规则有哪些？9.简述逻辑函数的基本概念、表示形式与转换方式。10.简述函数逻辑表达式的化简方法。第四节数制与逻辑代数