微处理器的硬件特性及微机系统组成课件.ppt

1、第5章 微处理器的硬件特性及微机系统组成n教学重点n8086/80888086/8088的两种工作模式的两种工作模式n最小模式下的引脚信号和总线形成最小模式下的引脚信号和总线形成n最小模式下的总线时序最小模式下的总线时序1几个名词几个名词n指令周期：执行指令周期：执行1条指令所需要的时间。条指令所需要的时间。n总线周期：总线周期：CPU从存储器或输入输出端口存取从存储器或输入输出端口存取1个字个字节就是节就是1个总线周期。个总线周期。nT状态：时钟周期，状态：时钟周期，CPU处理动作的最小单位。处理动作的最小单位。n一个总线周期通常有一个总线周期通常有4个个T状态，一个指令周期由若状态，一个指

2、令周期由若干个总线周期组成。干个总线周期组成。n基本的总线周期：基本的总线周期：存储器读、写；存储器读、写；输入输出端口的读、写；输入输出端口的读、写；中断响应。中断响应。25.1 8086/8088的引脚信号与功能n其引脚信号表现了其引脚信号表现了CPU的外部特性，学习时请特别的外部特性，学习时请特别关注以下几个方面：关注以下几个方面：n引脚功能引脚功能指引脚信号的定义、作用；通常采指引脚信号的定义、作用；通常采用英文单词或其缩写表示用英文单词或其缩写表示n信号流向信号流向指信号是从芯片向外输出，还是从指信号是从芯片向外输出，还是从外部输入芯片，抑或是双向的外部输入芯片，抑或是双向的n有效电

3、平有效电平指起作用的有效信号电平指起作用的有效信号电平:高高/低电低电平；上升平；上升/下降边沿有效下降边沿有效n三态能力三态能力输出正常的低电平、高电平外，还输出正常的低电平、高电平外，还可以输出高阻的第三态可以输出高阻的第三态38086/8088的两种工作模式 P186n两种模式构成两种不同规模的应用系统两种模式构成两种不同规模的应用系统n最小模式最小模式 P187 图图5.3n构成小规模的应用系统构成小规模的应用系统n8088本身提供所有的系统总线信号本身提供所有的系统总线信号n最大模式最大模式 P189 图图5.4n构成较大规模的应用系统，例如可以接入数值协构成较大规模的应用系统，例如

4、可以接入数值协处理器处理器8087n8088和总线控制器和总线控制器8288共同形成系统总线信号共同形成系统总线信号48086的两种工作模式（续）n两种组态通过两种组态通过MN/-MX引脚信号进行选择引脚信号进行选择n引脚引脚MN/-MX接高电平为最小组态模式接高电平为最小组态模式n引脚引脚MN/-MX接低电平为最大组态模式接低电平为最大组态模式n两种组态下的内部操作并没有区别两种组态下的内部操作并没有区别nIBM PC/XT机采用最大组态模式机采用最大组态模式n本书以最小组态展开基本原理本书以最小组态展开基本原理58088的引脚12345678910111213141516171819204

5、039383736353433323130292827262524232221808868086/8088的引脚信号n数据和地址线数据和地址线n读写控制引脚读写控制引脚n中断请求和响应引脚中断请求和响应引脚n总线请求和响应引脚总线请求和响应引脚n其它引脚其它引脚75.1.1 地址/数据总线AD15AD0nAD15AD0（Address/Data）n地址地址/数据数据分时复用分时复用引脚，双向、三态引脚，双向、三态n在访问存储器或外设的总线操作周期中，这些引在访问存储器或外设的总线操作周期中，这些引脚在脚在第第1个时钟周期输出存储器或个时钟周期输出存储器或I/O端口的地址端口的地址A15A0n其

6、他时间用于传送其他时间用于传送16位数据位数据D15D0 n80888088的分时复用引脚为的分时复用引脚为AD7AD085.1.2 地址/状态引脚nA19/S6A16/S3（Address/Status）n地址地址/状态状态分时复用引脚，输出、三态分时复用引脚，输出、三态n这些引脚在访问存储器的第这些引脚在访问存储器的第1个时钟周个时钟周期输出高期输出高4位地址位地址A19A16n在访问外设的第在访问外设的第1个时钟周期全部输出个时钟周期全部输出低电平（访问外设时不使用）低电平（访问外设时不使用）n其他时间其他时间(T2T4)输出状态信号输出状态信号S6S395.1.3 控制总线(引脚)n1

7、.BHE/S7 高高8位数据总线允许位数据总线允许/状态复用状态复用n三态、输出。三态、输出。nT1时为时为BHE，表示表示AD15AD8为为有效数据。有效数据。nT2T4为为 S7，S7为备用状态信号线。为备用状态信号线。n2.RD（Read）n读控制读控制，输出、三态、低电平有效，输出、三态、低电平有效n有效时，表示有效时，表示CPU正在从存储器或正在从存储器或I/O端口读入端口读入数据数据105.1.3 控制总线（续1）n3.READY n存储器存储器或或I/O口就绪口就绪，输入、高电平有效，输入、高电平有效n在总线操作周期中，在总线操作周期中，8088 CPU会在第会在第3个时钟周个时

8、钟周期的前沿测试该引脚期的前沿测试该引脚n如果测到高有效，如果测到高有效，CPU直接进入第直接进入第4个时钟周期个时钟周期n如果测到无效，如果测到无效，CPU将插入等待周期将插入等待周期TwnCPU在等待周期中仍然要监测在等待周期中仍然要监测READY信号，有信号，有效则进入第效则进入第4个时钟周期，否则继续插入等待周期个时钟周期，否则继续插入等待周期Tw。115.1.3 控制总线（续2）n4.TESTn测试测试，输入、低电平有效，输入、低电平有效n该引脚与该引脚与WAIT指令配合使用指令配合使用n当当CPU执行执行WAIT指令时，它将在每个时钟周期指令时，它将在每个时钟周期对该引脚进行测试：

9、如果无效，则程序踏步并继对该引脚进行测试：如果无效，则程序踏步并继续测试；如果有效，则程序恢复运行续测试；如果有效，则程序恢复运行n也就是说，也就是说，WAIT指令使指令使CPU产生等待，直到引产生等待，直到引脚有效为止脚有效为止n在使用协处理器在使用协处理器8087时，通过引脚和时，通过引脚和WAIT指令，指令，可可使使8088与与8087的操作保持同步的操作保持同步 125.1.3 控制总线（续3）n5.INTR（Interrupt Request）n可屏蔽中断请求可屏蔽中断请求，输入、高电平有效，输入、高电平有效n有效时，表示请求设备有效时，表示请求设备向向CPU申请可屏蔽中断申请可屏蔽

10、中断n该请求的优先级别较低，并可通过关中断指令该请求的优先级别较低，并可通过关中断指令CLI清除标志寄存清除标志寄存器中的器中的IF标志、从而对中断请求进行屏蔽标志、从而对中断请求进行屏蔽n6.NMI（Non-Maskable Interrupt）n不可屏蔽中断请求不可屏蔽中断请求，输入、上升沿有效，输入、上升沿有效n有效时，表示外界向有效时，表示外界向CPU申请不可屏蔽中断申请不可屏蔽中断n该请求的优先级别高于该请求的优先级别高于INTR，并且不能在并且不能在CPU内被屏蔽内被屏蔽n当系统发生紧急情况时，可通过他向当系统发生紧急情况时，可通过他向CPU申请不可屏蔽中断服务申请不可屏蔽中断服务

11、135.1.3 控制总线（续4）n7.RESETn复位请求复位请求，输入、高电平有效，输入、高电平有效n该信号有效，将使该信号有效，将使CPU回到其初始状态；当他再度返回无效时，回到其初始状态；当他再度返回无效时，CPU将重新开始工作将重新开始工作n8088复位后复位后CSFFFFH、IP0000H，所以程序入口在物理地所以程序入口在物理地址址FFFF0Hn8.CLK（Clock）n时钟输入时钟输入n系统通过该引脚给系统通过该引脚给CPU提供内部定时信号。提供内部定时信号。8088的标准工的标准工作时钟为作时钟为5MHznIBM PC/XT机的机的8088采用了采用了4.77MHz的时钟，其周

12、期约为的时钟，其周期约为210ns145.1.4 电源线和地线nVcc 电源电源，向，向CPU提供提供5V电源电源nGND 地地，向，向CPU提供参考地电平提供参考地电平n5.1.5 5.1.5 其他控制线（其他控制线（24312431引脚）引脚）n2431引脚与引脚与8086/8088 CPU的工作模式有关。的工作模式有关。nMN/MX（Minimum/Maximum 33引脚引脚）n组态选择组态选择，输入，输入n接高电平时，接高电平时，8086/8088引脚工作在最小组态；反之，引脚工作在最小组态；反之，8088工作在最大组态工作在最大组态155.2 5.2 时钟发生器时钟发生器 8284

13、 8284A An 5.3 5.3 总线缓冲及锁存总线缓冲及锁存5.3.1 多路分离总线多路分离总线分时复用的引脚上的信号需分离锁存。分时复用的引脚上的信号需分离锁存。8088 CPU需需用用2片锁存器将片锁存器将AD7AD0、A19/S6-A16/S3的的地址信号锁存。地址信号锁存。8086 CPU需需3片锁存器锁存地址片锁存器锁存地址信号。信号。8282、74LS373锁存器。锁存器。5.3.2 缓冲系统缓冲系统CPU引脚负载超过引脚负载超过10个，需采用缓冲器增加总线的驱个，需采用缓冲器增加总线的驱动能力。动能力。74LS244、74LS245双向总线缓冲器。双向总线缓冲器。165.4

14、8086/8088的两种工作模式n两种模式构成两种不同规模的应用系统两种模式构成两种不同规模的应用系统n最小模式最小模式 P187 图图5.3n构成小规模的应用系统构成小规模的应用系统n8088本身提供所有的系统总线信号本身提供所有的系统总线信号n最大模式最大模式 P189 图图5.4n构成较大规模的应用系统，例如可以接入数值协构成较大规模的应用系统，例如可以接入数值协处理器处理器8087n8088和总线控制器和总线控制器8288共同形成系统总线信号共同形成系统总线信号175.4.1 最小模式工作n 最小模式下，最小模式下，2431引脚的信号引脚的信号n1.INTA（Interrupt Ack

15、nowledge）n可屏蔽中断响应可屏蔽中断响应，输出、低电平有效，输出、低电平有效n有效时，表示来自有效时，表示来自INTR引脚的中断请求已被引脚的中断请求已被CPU响应，响应，CPU进入中断响应周期进入中断响应周期n中断响应周期是连续的两个，每个都发出有效响应中断响应周期是连续的两个，每个都发出有效响应信号，以便通知外设他们的中断请求已被响应、并信号，以便通知外设他们的中断请求已被响应、并令有关设备将中断向量号送到数据总线令有关设备将中断向量号送到数据总线 18最小模式下最小模式下 2431 2431引脚信号引脚信号(续续1)1)n2.ALE（Address Latch Enable）n地

16、址锁存允许地址锁存允许，输出、三态、高电平有效，输出、三态、高电平有效nALE引脚高有效时，表示复用引脚：引脚高有效时，表示复用引脚：AD15AD0和和A19/S6A16/S3正在传送地址信息正在传送地址信息n由于地址信息在这些复用引脚上出现的时间由于地址信息在这些复用引脚上出现的时间很短暂，所以系统可以利用很短暂，所以系统可以利用ALE信号信号将地址将地址信息锁存起来信息锁存起来19最小模式下最小模式下24312431引脚引脚(续续2 2)n3.DEN（Data Enable）n数据允许数据允许，输出、三态、低电平有效，输出、三态、低电平有效n有效时，表示当前数据总线上正在传送数据，有效时，

17、表示当前数据总线上正在传送数据，可利用他来控制对数据总线的驱动可利用他来控制对数据总线的驱动 n4.DT/R（Data Transmit/Receive）n数据发送数据发送/接收接收，输出、三态，输出、三态n该信号表明当前总线上数据的流向该信号表明当前总线上数据的流向n高电平时数据高电平时数据自自CPU输出（发送）输出（发送）n低电平时数据输入低电平时数据输入CPU（接收）接收）20最小模式下最小模式下24312431引脚引脚(续续3)3)n5.M/IO（Memory/Input and Output）nI/O或存储器访问或存储器访问，输出、三态，输出、三态n该引脚输出低电平时，表示该引脚输出

18、低电平时，表示CPU将访问将访问I/O端端口，这时地址总线口，这时地址总线A15A0提供提供16位位I/O口地口地址址n该引脚输出高电平时，表示该引脚输出高电平时，表示CPU将访问存储将访问存储器，这时地址总线器，这时地址总线A19A0提供提供20位存储器地位存储器地址址 21最小模式下最小模式下24312431引脚引脚(续续4)4)n6.WR（Write）n写控制写控制，输出、三态、低电平有效，输出、三态、低电平有效n有效时，表示有效时，表示CPU正在写出数据给存储器或正在写出数据给存储器或I/O端口端口nM/IO、WR 和和RD 是最基本的控制信号是最基本的控制信号n3 者组合者组合，可产

19、生，可产生4种基本的总线操作（周期）种基本的总线操作（周期）总线周期总线周期M/IO WRRD存储器读存储器读高高高高低低存储器写存储器写高高低低高高I/O读读低低高高低低I/O写写低低低低高高22最小模式下最小模式下24312431引脚引脚 (续续5)5)n7.HOLDn总线保持总线保持（即（即总线请求总线请求），输入、高电平有效），输入、高电平有效n有效时，表示总线请求设备有效时，表示总线请求设备向向CPU申请占有总线申请占有总线n该信号从有效回到无效时，表示总线请求设备对总线该信号从有效回到无效时，表示总线请求设备对总线的使用已经结束，通知的使用已经结束，通知CPU收回对总线的控制权收回

20、对总线的控制权 n8.HLDA（HOLD Acknowledge）n总线响应总线响应（即总线响应），输出、高电平有效（即总线响应），输出、高电平有效n有效时，表示有效时，表示CPU已响应总线请求并已将总线释已响应总线请求并已将总线释放此时放此时CPU的的AB、DB及及具有三态输出能力的具有三态输出能力的CB将呈现高阻，使总线请求设备可以接管总线。将呈现高阻，使总线请求设备可以接管总线。n待到总线请求信号待到总线请求信号HOLD无效，总线响应信号无效，总线响应信号HLDA也转为无效，也转为无效，CPU重新获得总线控制权重新获得总线控制权 238088 CPU的 34引脚（与模式无关）nSS0（S

21、ystem Status 0）n最小组态模式下的最小组态模式下的状态输出状态输出信号信号n它与它与IO/-M和和DT/-R一道，通过编码指示一道，通过编码指示CPU在最在最小组态下的小组态下的 8 种工作状态：种工作状态：1.取指取指（000）5.中断响应中断响应（100）2.存储器读（存储器读（001）6.I/O读（读（101）3.存储器写（存储器写（010）7.I/O写（写（110）4.过渡状态（过渡状态（011）8.暂停（暂停（111）与最大组态对比与最大组态对比244.总线请求和响应引脚（续1）nHLDA（HOLD Acknowledge）n总线保持响应总线保持响应（即总线响应），输出

22、、高电平有（即总线响应），输出、高电平有效效n有效时，表示有效时，表示CPU已响应总线请求并已将总线释已响应总线请求并已将总线释放此时放此时CPU的的地址总线地址总线、数据总线数据总线及及具有三态输具有三态输出能力的控制总线出能力的控制总线将全面呈现高阻，使总线请求将全面呈现高阻，使总线请求设备可以顺利接管总线设备可以顺利接管总线n待到总线请求信号待到总线请求信号HOLD无效，总线响应信号无效，总线响应信号HLDA也转为无效也转为无效，CPU重新获得总线控制权重新获得总线控制权 25“引脚”小结nCPU引脚是系统总线的基本信号，可以引脚是系统总线的基本信号，可以分成以下类：分成以下类：n8位数

23、据线：位数据线：D0D7n20位地址线位地址线：A0A19n控制线：控制线：nALE、M/IO、WR、RD、READY、BHE/S7、MN/MX、DEN、DT/R、nINTR、INTA、NMI，HOLD、HLDAnRESET、TEST、CLK、n电源线：电源线：Vcc、GND26“引脚”提问n提问提问1：CPU引脚是如何与外部连接的呢？引脚是如何与外部连接的呢？n解答：总线形成解答：总线形成n提问提问2：CPU引脚是如何相互配合，实现总引脚是如何相互配合，实现总线操作、控制系统工作的呢？线操作、控制系统工作的呢？n解答：总线时序解答：总线时序27最小组态的总线形成AD7AD0A15A8A19/

24、S6A16/S3+5V8086ALE8282STB系统总线信号系统总线信号A19A16A15A8A7A0D7D0IO/MRDWR8282STB8282STB8286T-OEMN/MXIO/MRDWRDT/RDEN OE OE OE28最小组态的总线形成 20位地址总线位地址总线可采用可采用3个三态锁存器个三态锁存器8282进行锁存和驱动进行锁存和驱动 8位数据总线位数据总线可采用数据收发器可采用数据收发器8286进行驱动进行驱动 系统控制信号系统控制信号由由8086引脚直接提供引脚直接提供295.4.2 最大模式操作n8086/8088的数据的数据/地址等引脚在最大组态与最地址等引脚在最大组态与最小组态时相同小组态时相同n有些控制信号不相同，主要是用于输出操作编码有些控制信号不相同，主要是用于输出操作编码信号，由总线控制器信号，由总线控制器8288译码产生系统控制信号：译码产生系统控制信号：nS2、S1、S03个状态信号个状态信号nLOCK总线封锁信号总线封锁信号nQS1、QS0指令队列状态信号指令队列状态信号nRQ/GT0、RQ/GT12个总线请求个总线请求/同意信号同意信号30