微机-第二章-1-结构概要课件.ppt

1、2.1 80868088 CPU 的内部结构的内部结构2.1 80868088 CPU 的内部结构的内部结构1执行部件执行部件EU 执行部件与外部系统没有直接相连，它是执行部件与外部系统没有直接相连，它是CPU，其主要任务是：，其主要任务是：完成指令译码和执行指令操作完成指令译码和执行指令操作。EU由算术逻辑运算单元、运算由算术逻辑运算单元、运算寄存器、寄存器组、标志寄存器及寄存器、寄存器组、标志寄存器及EU控制电路等组成。控制电路等组成。1）算术逻辑运算单元（算术逻辑运算单元（ALU）8086的的ALU是一个是一个16位的运算器，用于位的运算器，用于8位或位或16位的二进制算位的二进制算术及

2、逻辑运算。术及逻辑运算。2）运算寄存器运算寄存器 运算寄存器用来协助运算寄存器用来协助ALU完成运算，暂存参加运算的操作数。完成运算，暂存参加运算的操作数。3）寄存器组寄存器组寄存器组包括通用数据寄存器、指针寄存器及变址寄存器。寄存器组包括通用数据寄存器、指针寄存器及变址寄存器。通用数据寄存器通用数据寄存器AX、BX、CX及及DX 4个个16位的通用数据寄存器即可以作为位的通用数据寄存器即可以作为16位位寄存器使用，也可作为寄存器使用，也可作为8个个8位寄存器使用。一般用于存放参与运位寄存器使用。一般用于存放参与运算的操作数或运算结果。它们的高算的操作数或运算结果。它们的高8位称为位称为AH、

3、BH、CH、DH，低低8位称为位称为AL、BL、CL、DL，因此提高了编程的灵活性。，因此提高了编程的灵活性。AX称累加器，具有简单计算功能，许多指令是利用它完成的。称累加器，具有简单计算功能，许多指令是利用它完成的。BX称基址寄存器，在计算内存地址时，常用来存放基本地址。称基址寄存器，在计算内存地址时，常用来存放基本地址。CX称为计数寄存器，常用作循环计数器。称为计数寄存器，常用作循环计数器。DX称为数据寄存器，常用来存放扩展数据。称为数据寄存器，常用来存放扩展数据。指针寄存器指针寄存器SP称为堆栈指针寄存器，其称为堆栈指针寄存器，其16位值是指向存储器堆栈的栈顶单位值是指向存储器堆栈的栈顶

4、单元的逻辑地址（有效地址）。当进行堆栈操作时，会自动调整元的逻辑地址（有效地址）。当进行堆栈操作时，会自动调整栈顶指针。栈顶指针。BP称为基址指针寄存器，常用来存放内存单元的称为基址指针寄存器，常用来存放内存单元的16位偏移地址位偏移地址（有效地址）。（有效地址）。变址寄存器变址寄存器SI 称为源变址寄存器，常用来存放源操作数的称为源变址寄存器，常用来存放源操作数的16位偏移地址。位偏移地址。DI 称目的变址寄存器，用来存放目的操作数的称目的变址寄存器，用来存放目的操作数的16位偏移地址。位偏移地址。4）标志寄存器标志寄存器标志寄存器（标志寄存器（FLAGS）也称为程序状态字（）也称为程序状态

5、字（PSW），用来存放），用来存放8086工作过程中的状态。它是工作过程中的状态。它是16位寄存器，但只用到其中的位寄存器，但只用到其中的9位，位，包括包括6个状态标志和个状态标志和3个控制标志，如下所示：个控制标志，如下所示：状态标志位实时记录了算术逻辑运算结果的一些特征，如：结果状态标志位实时记录了算术逻辑运算结果的一些特征，如：结果是否为是否为”0”，是否有进位、借位，是否溢出等。不同指令对状态，是否有进位、借位，是否溢出等。不同指令对状态标志位的影响是不同的。标志位的影响是不同的。进位标志位进位标志位CF当进行加法或减法运算时，若最高位发生进当进行加法或减法运算时，若最高位发生进位或借

6、位则位或借位则CF=1，否则，否则CF=0；零标志位零标志位ZF当运算结果为零时当运算结果为零时ZF1，否则，否则ZF0；半进位位半进位位AF在加法或减法运算时，若低在加法或减法运算时，若低4位向高位向高4位有进位位有进位或借位则或借位则AF1，否则，否则AF=0；奇奇/偶标志位偶标志位PF当运算结果的低当运算结果的低8位中位中“1”的个数为偶数则的个数为偶数则PF=1，为奇数时，为奇数时PF=0。符号标志位符号标志位SF当进行有符号数的运算时，运算结果的最高当进行有符号数的运算时，运算结果的最高位为位为1则则SF1，否则，否则SF0，用来标志运算结果是正数还是负数；，用来标志运算结果是正数还

7、是负数；溢出标志位溢出标志位OF当算术运算的结果超出了有符号数的表示当算术运算的结果超出了有符号数的表示范围，即发生了溢出，则范围，即发生了溢出，则OF1，否则，否则OF0。8位及位及16位有符号位有符号数的表示范围是数的表示范围是128127及及32768 32767；控制标志位控制标志位是用专用指令来设置和清除的。每个控制标志位都是用专用指令来设置和清除的。每个控制标志位都对对8086产生特定的控制作用。产生特定的控制作用。跟踪标志位跟踪标志位TF若若TF1则使则使8086处于单步执行指令的工处于单步执行指令的工作方式。这种方式便于进行程序的调试。每执行一条指令后，作方式。这种方式便于进行

8、程序的调试。每执行一条指令后，便自动产生一次内部中断，从而使用户能逐条地检查程序。便自动产生一次内部中断，从而使用户能逐条地检查程序。中断允许中断允许标志位标志位IF是控制可屏蔽中断的标志，若是控制可屏蔽中断的标志，若IF1使使8086允许响允许响应可屏蔽中断请求。若应可屏蔽中断请求。若IF0使使8086禁止响应可屏蔽中断请求。禁止响应可屏蔽中断请求。IF对非屏蔽中断及内部中断没有影响。对非屏蔽中断及内部中断没有影响。方向标志位方向标志位DF是控制串操作指令的标志，若是控制串操作指令的标志，若DF1使串使串操作按减地址方向进行。也就是说，从高位地址开始，每操作操作按减地址方向进行。也就是说，从

9、高位地址开始，每操作一次，操作数地址减一次，操作数地址减1。若。若DF0使串操作按增地址方向进行。使串操作按增地址方向进行。5）EU控制电路控制电路 EU控制电路负责从控制电路负责从BIU的指令队列缓冲器中取指令，根据指令的指令队列缓冲器中取指令，根据指令要求向要求向EU内部各部件发出控制命令，以完成指令规定的操作。内部各部件发出控制命令，以完成指令规定的操作。具体工作过程是：从具体工作过程是：从BIU指令队列缓冲器中取出指令操作码，通指令队列缓冲器中取出指令操作码，通过译码电路分析，发出相应控制命令，控制过译码电路分析，发出相应控制命令，控制“ALU数据总线数据总线”中中的数据的流向。如果是

10、运算操作，操作数经过运算寄存器送入的数据的流向。如果是运算操作，操作数经过运算寄存器送入ALU，运算结果经过，运算结果经过“ALU数据总线数据总线”送到相应寄存器，同时根送到相应寄存器，同时根据运算结果的特征设置标志寄存器的各个状态位。当指令要求访据运算结果的特征设置标志寄存器的各个状态位。当指令要求访问存储器或问存储器或I/O端口时，则向端口时，则向BIU发出请求，由发出请求，由BIU通过通过8086系统系统总线访问存储器或总线访问存储器或I/O端口。端口。2总线接口部件总线接口部件BIU总线接口部件是8086 CPU管理存储器和I/O的接口部件，它提供了16位双向数据总线、20位地址总线和

11、若干条控制信号。其具体任务是：负责从内存单元中预取指令，并将它们送到指令队列缓冲器暂存；CPU执行指令时，总线接口部件要配合执行部件从指定的内存单元或I/O端口取数据并传送给执行部件，或者把执行部件的处理结果传送到指定的内存单元或I/O端口中。总线接口部件由指令队列缓冲器、20位地址加法器、段寄存器、指令指针和总线控制电路等组成。1）指令队列缓冲器在EU执行指令的同时，从内存中取下面一条或几条指令依次存放在指令队列中，并按顺序送到EU中执行。其操作原则:每当指令队列缓冲器中存满一条指令后，EU就立即开始执行。指令队列缓冲器只要空出2个字节，则就要求BIU取新指令到指令队列缓冲器中。2）指令指针

12、寄存器 16位的指令指针寄存器IP用来存放将要取出的指令的偏移地址。它只有和CS相结合，才能形成指向指令存放单元的物理地址。在程序运行时，IP的内容由BIU修改，使它总是存放下一条要取的指令的偏移地址。程序不能直接访问IP，但通过特殊指令可以修改其内容。例如：转移指令可将目标地址送入IP，实现程序的转移。3）20位物理地址的形成位物理地址的形成8086 CPU有20条地址线，具有220=1MB的最大存储器物理空间，地址为00000H0FFFFFH。但在8086内部，所有寄存器均为16位。显然用寄存器不能直接对1M的内存空间寻址，如何利用16的寄存器实现20位地址的寻址呢？为此引入了存储器分段管

13、理的概念。一个段最多64KB，一个程序可以有存放指令的代码段、存放数据的数据段、进行堆栈操作的堆栈段及可能的附加段，各段的段基地址（首地址）分别由CS、SS、DS及ES 4个16位的段寄存器给出。也就是说各段寄存器是指向相应存储器段的指针。要形成存储单元的20位物理地址，先将对应的段寄存器16位值（段首地址）左移四位后（乘16），得到一个20位的值（低4位为0000），通过地址加法器与相应的16位段内偏移地址相加，最终形成一个20位的物理地址，即：物理地址=段寄存器的值X16+偏移地址 例如：要形成某指令码的物理地址，假定代码段寄存器CS=2000H，指令码单元的偏移地址IP=3050H，则此

14、指令的物理地址为23050H。在8086中，对存储器不同类型的访问所使用的段寄存器和与之相应的偏移地址的来源做了基本约定。4）总线控制电路总线控制电路将8086的内部总线与外部总线相连，产生相应的总线控制信号，控制地址总线输出物理地址及数据总线传输指令和数据。由于采用了指令队列缓冲器可使BIU和EU独立的并行工作，在EU执行指令的同时，BIU可预取下面一条或几条指令。因此，在一般情况下，8086执行完一条指令后，就可以立即执行存放在指令队列中的下一条指令。16位微处理器的这种并行重叠操作的结构，提高了总线的信息传输效率和整个系统的执行速度。2.2 80868088 CPU 的管脚信号的管脚信号

15、CPU是一块具有40个管脚信号的双列直插式（DIP）集成电路 为适应各种应用场合，8086/8088 CPU被设计为具有两种工作模式的芯片，即最小模式和最大模式。所谓最小模式，就是指以一个8086/8088 CPU为核心而构成的小型单处理机系统。在这种系统中，所有的总线控制信号都直接由 CPU自身产生，只需要很少的外围支持电路。最大模式是相对最小模式而言的。以一个CPU为主处理器，再配备一个或多个用来协助主处理器工作的协处理器，构成一个功能更为强大的多处理器系统。CPU需由总线控制器的支持，代替它产生总线控制信号。1最小模式下的8086/8088 CPU当模式选择管脚信号接高电平，即MN/MX

16、=Vcc时，工作在最小模式下。各管脚信号定义如下：Vcc、GND芯片电源与接地。8086/8088采用单一+5V电源。AD15AD0、A19/S6A16/S3、ALEAD15AD0是16位地址/数据复用管脚。为了减少芯片的管脚数目，可安排不同时刻传送的两种信息共同分时复用一组外部管脚。输出地址信息时，AD15AD0即为单向的A15A0，是20位地址总线的低16位；传送数据信息时，AD15AD0即为双向的D15D0，是16位的数据总线。A19/S6A16/S3是4位地址/状态复用管脚。输出地址信息时，A19/S6A16/S3即为单向的A19A16，是20位地址总线的高4位；输出状态信息时，A19

17、/S6A16/S3即为单向的S6S3。在输出的状态信息中，S6恒等于0；S5表明中 断允许标志位IF的当前设置，即表明当前CPU是否允许响应可屏蔽中断的请求；S4S3的组合表明当前正在使用的段寄存器。ALE是地址锁存输出信号，高电平有效。当ALE信号有效时，AD15AD0、A19/S6A16/S3两组复用管脚输出的是地址20位地址信息。因此，它被用作锁存控制信号将A19A0锁存于外部的地址锁存器，实现外部地址总线与数据总线的分离。RD、WR、M/IO、READY这是一组关于读/写控制的管脚信号。RD是读周期输出信号，低电平有效。当为低电平时，表明CPU正对内存或I/O端口进行读操作。WR是写周

18、期输出信号，低电平有效。当为低电平时，表明CPU正对内存或I/O端口进行写操作。M/IO是用来区分当前的读/写操作是访问存储器还是访问I/O端口的输出信号。高电平时，表明对存储器的访问；当为低电平时，表明对I/O端口的访问。READY是由被访问的存储器或I/O端口输入的数据准备就绪信号，高电平有效。当为高电平时，表明存储器或I/O端口已准备就绪，可以进行数据读/写；当为低电平时，表明存储器或I/O端口没有准备就绪，CPU必须等待其就绪后才能进行数据读/写；DEN、DT/R、BHE/S7这是一组关于数据总线控制的管脚信号。DEN是控制数据总线允许的输出信号，低电平有效。当为低电平时，表明CPU正

19、通过数据总线发送或接收一个数据。当为高电平时，表明数据总线无效。DT/R是控制数据总线传送方向的输出信号。当为高电平时，表明CPU正通过数据总线发送一个数据。当为低电平时，表明接收一个数据。BHE/S7是控制数据总线高字节是否有效的输出信号，低电平有效。当为低电平时，表明允许数据总线高字节传送数据。当为高电平时，表明禁止数据总线高字节传送数据。另外，它是与状态信号S7分时复用的，不过S7未被赋予具体含义，但也必须对其进行锁存和分离。BHE信号与A0的组合用来控制连接在数据总线上的存储器和I/O端口，进行数据传输格式。DTR状态输入状态输入控制控制输入输入命令命令输出输出控制控制输出输出最大模式配置