高速图像采集与处理课件.ppt

1、多通道视频音频输入A/D模拟转换视频信号帧存储D/A视频音频压缩编码显示输出视频采集控制器计算机主机Sensor CMOS）。CCD：1，高解析度2，低噪声3，动态范围广4，良好的线性特性 曲线5，大面积感光6，低影像失真图像采集传图像采集传感器感器CMOS：1，功耗低2，成本低3，发展起步晚，工艺不成熟，效果差4，发展空间大 图像处理（锐化）效果图像处理（锐化）效果图像处理图像处理图像压缩图像压缩图像增强和复原匹配、描述和识别图像编码图像编码图像数字化图像数字化图像增强图像增强图像复原图像复原图像分析图像分析图像分割图像分割常见图像处理通过取样和量化过程将一个以自然形式存在的图像变换为适合计

2、算机处理的数字形式。图像在计算机内部被表示为一个数字矩阵，矩阵中每一元素称为像素。对图像信息编码，以满足传输和存储的要求。编码能压缩图像的信息量，但图像质量几乎不变。图像增强的目标是改进图片的质量，例如增加对比度，去掉模糊和噪声，修正几何畸变等图像复原是在假定已知模糊或噪声的模型时，试图估计原图像的一种技术。图像分割将图像划分为一些互不重叠的区域，每一区域是像素的一个连续集。通常采用把像素分入特定区域的区域法和寻求区域之间边界的境界法。从图像中抽取某些有用的度量、数据或信息。得到图像中的目标ROI，然后利用嵌入式图像压缩方法，对目标ROI进行高保真度压缩，从而尽可能地保持图像ATR性能。占用的

3、存储空间尽量小。基于图像分基于图像分割的方法割的方法基于模板基于模板匹配的方法匹配的方法基于阈值基于阈值检测方法检测方法局部熵局部熵方法方法可以利用目标可以利用目标图像的灰度、图像的灰度、纹理等特征来纹理等特征来分割出目标分割出目标ROI和背景，再利和背景，再利用目标的先验用目标的先验知识对目标和知识对目标和背景进行分离。背景进行分离。利用目标的利用目标的模板来寻找模板来寻找场景中的相场景中的相似目标。似目标。利用目标出现在利用目标出现在局部时会引起局局部时会引起局部熵较大的变化部熵较大的变化的特点来检测目的特点来检测目标标ROI，可以说，可以说也是背景预测也是背景预测基于阈值检测基于阈值检测

4、方法一般的检方法一般的检测步骤是先进测步骤是先进行预处理或预行预处理或预检测，然后再检测，然后再进行阈值检测进行阈值检测。检测运动目标ROI，主要有帧积分法、差分图像法、基于光流场的方法、基于统计模型的方法、基于小波变换的方法和基于神经网络的方法等。帧积分法帧积分法：对图像进行多帧积累增加，是序列图像检测目标ROI最直接最简单的方法。为了兼顾检测性能和算法的实时性，帧积分法将目标轨迹和目标的能量积累结合起来，有效地抑制噪声的影响，提高目标的信噪比。差分图像法差分图像法：根据差分策略不同，又可以分为基于相邻帧差的算法和基于背景图像与当前帧差的算法。在环境亮度变化不大的情况下，如果对应像素灰度相差

5、很小，可以认为此处景物是静止的；如果图像区域某处的灰度变化很大，则认为这是由于图像中运动物体引起的，然后求出运动目标ROI在图像中的位置 目标直升机图像目标直升机图像 ROI检验算子处理图像检验算子处理图像 阈值处理图像阈值处理图像 。器利用收到的数据调整其模型，然后生成供显示的图像模型。高速图像采高速图像采集处理系统集处理系统基于基于 SCSI 实时存储的实时存储的高速图像采集处理系统高速图像采集处理系统基于实时图像处理的高基于实时图像处理的高速图像采集处理系统速图像采集处理系统 基于基于SCSI实时存储的高速图像采集处理系统架构实时存储的高速图像采集处理系统架构题，而且应用这种设备进行传输

6、存储对于数据线的要求也非常高。基于实时图像处理的高速图像采集处理系统基于实时图像处理的高速图像采集处理系统图像传感器A/D转换图像处理接口存储装置缓存控制逻辑硬件实现方法硬件实现方法基于基于ASIC基于基于DSP基于基于FPGA优点：优点：体积小、重量轻、功耗低、可靠性，在大批量应用时，可降低成本。ASIC缺点：缺点：设计周期长，造价昂贵，而且由于ASIC是为专用目的设计的，所以当算法改变时就要重新设计芯片和硬件电路。基于ASIC的硬件实现方法灵活性差，导致其通用性较差。FPGA芯片内部结构芯片内部结构IOBCLBDCMRAM可编程输入可编程输入/输出输出单元单元，简称，简称I/O单元，是芯片

7、与单元，是芯片与外界电路的接口外界电路的接口部分，完成不同部分，完成不同电气特性下对输电气特性下对输入入/输出信号的驱输出信号的驱动与匹配。动与匹配。数字时钟管理数字时钟管理模块模块嵌入式嵌入式RAM可配置逻辑块，可配置逻辑块，是是FPGA内的内的基本逻辑单元。基本逻辑单元。可以用于实现可以用于实现组合逻辑和时组合逻辑和时序逻辑序逻辑系统采集对象CCD线阵相机FPGA数据采集处理控制UART调试下位机VCA显示SRAM1SRAM2 基于基于FPGA的图像采集系统的整体结构的图像采集系统的整体结构SRAM用于实时缓存采集的对象数据；CCD线阵相机用于实时拍摄数据对象；UART是一种通用串行数据总

8、线，与计算机连接用于调试；下位机用于接收FPGA处理结果的控制信号；VGA用于图像处理结果的显示；FPGA控制模块是整个采集系统的核心控制部分，负责图像采集和处理，有采集模块、处理模块构成。乒乓操作乒乓操作在第在第2 个缓冲周期个缓冲周期,通过输入数据选择单通过输入数据选择单元的切换元的切换,将输入的将输入的数据流缓存数据流缓存SRAM2，同时，同时,将将SRAM1 缓存的第缓存的第1 个周期的个周期的数据送到运算处理单数据送到运算处理单元进行处理。元进行处理。在第一个缓冲在第一个缓冲周期周期,将输入的将输入的数据流缓存数据流缓存SRAM1在第在第3 个缓冲个缓冲周期周期,再次切再次切换数据的

9、进入换数据的进入与输出缓冲模与输出缓冲模块，如此循环块，如此循环,周而复始。周而复始。第一缓冲周期第二缓冲周期第三缓冲周期率消耗较大等图像输入口Link接口FPGA接口FPGADSP计算机串口通讯FLASHSDRAM 高速图像采集及处理系统的硬件组成框图高速图像采集及处理系统的硬件组成框图 系统系统采用了采用了 DSP+FPGA 为核心的设计思想，充分发挥了为核心的设计思想，充分发挥了 DSP 处理图像的高处理图像的高速性、稳定性和速性、稳定性和 FPGA 控制时序的方便控制时序的方便性，使得系统性，使得系统具有良好的快速性和实时具有良好的快速性和实时性。性。.统J.电脑开发与应用.2005年,第5期,第18卷.40-42