《DSP原理及应用》课件第2章定点DSP芯片TMS320F28122122.ppt

1、DSP原理及应用课件第2章定点DSP芯片TMS320F28122122第第 2 2 章章 定点定点DSPDSP芯片芯片TMS320F2812TMS320F28122.1 TMS320F2812的性能指标的性能指标2.2 TMS320F2812的硬件结构的硬件结构2.3 TMS320F2812指令系统指令系统2.2 TMS320F2812的性能指标的性能指标2.1 TMS320F2812的性能指标的性能指标1)TMS320F2812芯片简介芯片简介内核内核CPU：C28x两个事件管理模块两个事件管理模块(EVA和和EVB)：用于产生用于产生PWM的输出的输出一个正交编码脉冲一个正交编码脉冲(QE

2、P)电路：用电路：用于捕获旋转电机的位置和速度信息于捕获旋转电机的位置和速度信息2.1 TMS320F2812的性能指标的性能指标1)TMS320F2812芯片简介（续）芯片简介（续）采用改进的哈佛结构采用改进的哈佛结构w允许程序存储在允许程序存储在Cache中中w允许数据存储在程序存储器中，并被允许数据存储在程序存储器中，并被算术指令直接使用算术指令直接使用双口双口RAM（SARAM），），8级流水线级流水线2.1 TMS320F2812的性能指标的性能指标2)F2812的主要特点的主要特点采用高性能的静态采用高性能的静态CMOS技术，时钟频技术，时钟频率可达率可达150MHz；核心电压：；

3、核心电压：1.8V；I/O口电压和口电压和Flash编程电压：编程电压：3.3V32位位CPU，可实现，可实现1616位和位和3232位位乘法操作，哈佛总线结构，寻址程序空乘法操作，哈佛总线结构，寻址程序空间可达间可达4MB，寻址数据空间可达，寻址数据空间可达4GB Datasheet2.1 TMS320F2812的性能指标的性能指标2)F2812的主要特点（续）的主要特点（续）闪存闪存128K字，字，SARAM 18K字。字。引导引导(BOOT)ROM 4K字字可向下兼容可向下兼容TMS320F24X/LF240X代码代码采用采用PLL来控制系统各模块所需频率来控制系统各模块所需频率具有具有

4、3个外部中断和外围中断扩展模块个外部中断和外围中断扩展模块128位的代码安全模块（位的代码安全模块（CSM）2.1 TMS320F2812的性能指标的性能指标2)F2812的主要特点（续）的主要特点（续）3个个32位的位的CPU定时器和适合电机控制的定时器和适合电机控制的事件管理模块事件管理模块EVA和和EVB很强的外围通信功能，包括同步串行口很强的外围通信功能，包括同步串行口SPI，通用异步串行口，通用异步串行口SCI，增强的，增强的eCAN和多通道缓存串行口和多通道缓存串行口MCBSP16个通道、个通道、12位精度的位精度的A/D转换器转换器56个多路通用输入个多路通用输入/输出输出(GP

5、IO)引脚引脚2.1 TMS320F2812的性能指标的性能指标1.特特 征征1.F28101.F28121.指令周期（指令周期（150MHz）1.6.67ns1.6.67ns1.SRAM（16位位/字）字）1.18K1.18K1.3.3V片内片内Flash（16位位/字）字）1.64K1.128K1.片内片内Flash/SRAM的密钥的密钥1.有有1.有有1.Boot ROM1.有有1.有有1.掩膜掩膜ROM1.有有1.有有1.外部存储器接口外部存储器接口1.无无1.有有1.事件管理器事件管理器A和和B（EVA和和EVB）1.EVA、EVB1.EVA、EVB1.*通用定时器通用定时器1.41

6、.41.*比较寄存器比较寄存器/脉宽调制脉宽调制1.161.161.*捕获捕获/正交解码脉冲电路正交解码脉冲电路1.6/21.6/21.看门狗定时器看门狗定时器1.有有1.有有1.12位的位的ADC1.有有1.有有1.*通道数通道数1.161.16F2810F2810和和F2812F2812的的硬件特征（硬件特征（1 1）2.1 TMS320F2812的性能指标的性能指标F2810F2810和和F2812F2812的的硬件特征（硬件特征（2 2）1.特特 征征1.F28101.F28121.32位的位的CPU定时器定时器1.31.31.串行外围接口串行外围接口1.有有1.有有1.串行通信接口（

7、串行通信接口（SCI）A和和B1.SCIA、SCIB1.SCIA、SCIB1.控制器局域网络控制器局域网络1.有有1.有有1.多通道缓冲串行接口多通道缓冲串行接口1.有有1.有有1.数字输入数字输入/输出引脚（共享）输出引脚（共享）1.有有1.有有1.外部中断源外部中断源1.31.31.供电电压供电电压1.核心电压核心电压1.8V2.I/O电压电压3.3V1.核心电压核心电压1.8V2.I/O电压电压3.3V1.封装封装1.128针针PBK1.179针针GHH，176针针PGF1.温度选择：温度选择：A：-40 +852.S：-40 +1251.PBK2.仅适用于仅适用于TMS1.PGF和和G

8、HH2.仅适用于仅适用于TMS2.2 TMS320F2812的硬件结构的硬件结构2.2 2.2 TMS320F2812的硬件结构的硬件结构(1)F2812的地址和数据总线的地址和数据总线(2)F2812的引脚的引脚(3)中央处理单元中央处理单元(4)存储器及扩展接口存储器及扩展接口(5)F2812的时钟及系统控制的时钟及系统控制2.2 2.2 TMS320F2812的硬件结构的硬件结构(6)F2812的中断系统的中断系统(7)串行通信接口（串行通信接口（SCI）(8)串行外设接口（串行外设接口（SPI）(9)事件管理器事件管理器(10)eCAN总线模块总线模块2.2 TMS320F2812的的

9、硬件结构硬件结构TMS320F2812TMS320F2812的内部结构（上半图）的内部结构（上半图）Datasheet2.2 TMS320F2812的的硬件结构硬件结构TMS320F2812TMS320F2812的内部结构（下半图）的内部结构（下半图）Datasheet2.2 TMS320F2812的的硬件结构硬件结构1)F2812的地址和数据总线的地址和数据总线PAB(Program Address Bus)：22位位程序地址总线程序地址总线DRAB(Data-Read Address Bus)：32位数据读地址总线位数据读地址总线DWAB(Data-Write Address Bus)：3

10、2位数据写地址总线位数据写地址总线2.2 TMS320F2812的的硬件结构硬件结构程序空间程序空间PAB数据空间数据空间DRABDWABPRDBDRDBDWDB2.2 TMS320F2812的的硬件结构硬件结构1)F2812的地址和数据总线（续）的地址和数据总线（续）PRDB(Program-Read Data Bus)：32位位程序读数据总线（传送指令或数据）程序读数据总线（传送指令或数据）DRDB(Data-Read Data Bus)：32位数据位数据读数据总线读数据总线DWDB(Data/Program-Write Data Bus)：32位数据位数据/程序写数据总线，向数据空程序写

11、数据总线，向数据空间间/程序空间写相应的数据程序空间写相应的数据2.2 TMS320F2812的的硬件结构硬件结构1)F2812的引脚的引脚F2812 179F2812 179引脚引脚BGABGA封装底视图封装底视图2.2 TMS320F2812的的硬件结构硬件结构1)F2812的引脚的引脚BGABGA封装封装2.2 TMS320F2812的的硬件结构硬件结构1)F2812的引脚的引脚F2812 176F2812 176引脚引脚LQPFLQPF封装顶视图封装顶视图2.2 TMS320F2812的的硬件结构硬件结构1)F2812的引脚的引脚LQPF封装封装2.2 TMS320F2812的的硬件结

12、构硬件结构1)F2812的引脚的引脚F2812 128F2812 128引脚引脚 PBK PBK 封装顶视图封装顶视图2.2 TMS320F2812的的硬件结构硬件结构2)F2812的引脚的引脚GPIO(General Purpose Input/Output pin)：56个，既可作为一般的数字个，既可作为一般的数字I/O口口，又可作为外设功能引脚，如，又可作为外设功能引脚，如PWM、eCAN等等外部中断引脚外部中断引脚XINTF：45个个电源和地：电源和地：38个个A/D转换相关：转换相关：23个个 Datasheet2.2 TMS320F2812的的硬件结构硬件结构2)F2812的引脚的

13、引脚与与JTAG接口有关：接口有关：7个个所有输入引脚的电平均与所有输入引脚的电平均与TTL兼容兼容，输输入不能承受入不能承受5V电压电压，输出均为输出均为3.3V CMOS电平电平上拉电流上拉电流/下拉电流均为下拉电流均为100A所有引脚的输出缓冲器驱动能力（有输所有引脚的输出缓冲器驱动能力（有输出功能的）典型值是出功能的）典型值是4mA2.2 TMS320F2812的的硬件结构硬件结构1)中央处理单元中央处理单元中央处理单元（中央处理单元（CPUCPU）测试单元测试单元存储器及外设的接口单元存储器及外设的接口单元C28xC28x内核内核2.2 TMS320F2812的的硬件结构硬件结构3)

14、中央处理单元（续）中央处理单元（续）算术逻辑单元（算术逻辑单元（ALUALU）乘法器：乘法器：32323232位乘法位乘法移位器：最大可移移位器：最大可移1616位位寻址运算单元（寻址运算单元（ARAUARAU）独立的寄存器空间独立的寄存器空间带保护流水线带保护流水线CPUCPU单元单元的结构的结构2.2 TMS320F2812的的硬件结构硬件结构3)中央处理单元（续）中央处理单元（续）CPUCPU单元结构单元结构2.2 TMS320F2812的的硬件结构硬件结构3)中央处理单元（续）中央处理单元（续）CPU的寄存器的寄存器w累加器累加器ACC：32位，可使用位，可使用32/16/8位位ACC

15、AHALAH.MSBAH.LSBAL.MSB AL.LSB2.2 TMS320F2812的的硬件结构硬件结构3)中央处理单元（续）中央处理单元（续）w数据页指针寄存器数据页指针寄存器DP：在对数据存储：在对数据存储器进行直接寻址时，在器进行直接寻址时，在22位地址中作位地址中作为高为高16位，用于存储页选择位，用于存储页选择w堆栈指针堆栈指针SP：16位，系统复位后，位，系统复位后，SP指向指向0000_0400H，栈底为低地址单元，栈底为低地址单元，SP总是指向下一个空的单元总是指向下一个空的单元2.2 TMS320F2812的的硬件结构硬件结构数据页面指针数据页面指针(DP)偏移地址偏移地

16、址数据存储器数据存储器00 0000 0000 0000 0000 0000 0000 0000 0000 000011 1111Page 0:0000 00000000 003F00 0000 0000 0000 0100 0000 0000 0000 0100 000011 1111Page 1:0000 00400000 007F11 1111 1111 1111 1111 1111 1111 1111 1100 000011 1111Page 65535:003F FFC0003F FFFF数据页存储器结构数据页存储器结构2.2 TMS320F2812的的硬件结构硬件结构3)中央处理单

17、元（续）中央处理单元（续）w辅助寄存器辅助寄存器XAR0XAR7、AR0AR7：用于指令操作中：用于指令操作中32位数运算或位数运算或16位位数运算，数运算，AR0AR7也可用于间接寻址也可用于间接寻址XARn(31:0)ARnH=XARn(31:16)ARn=XARn(15:0)2.2 TMS320F2812的的硬件结构硬件结构3)中央处理单元（续）中央处理单元（续）w状态寄存器状态寄存器ST0、ST115109 76543210OVC/OV/CUPMVNZCTC OVM SXM状态寄存器状态寄存器ST0ST0各位的定义各位的定义2.2 TMS320F2812的的硬件结构硬件结构状态寄存器状

18、态寄存器ST0ST0功能表（功能表（1 1）位位 位名称位名称功能功能0SXM符号扩展方式控制位。符号扩展方式控制位。1632，1:扩展扩展1OVM溢出方式控制位。溢出方式控制位。0：正常溢出方式；：正常溢出方式；1:满满值表示的溢出方式（正溢出：值表示的溢出方式（正溢出：ACC=7FFF FFFFH；负溢出：；负溢出：ACC=8000 0000H）。）。2TC测试测试/控制标志位。有关测试操作控制标志位。有关测试操作TBIT或或规格化操作规格化操作NORM的结果。的结果。3C进进/借位标志位。操作有进位或借位时置位借位标志位。操作有进位或借位时置位4Z零标志位。操作结果为零标志位。操作结果为

19、0时置位时置位5N负标志位。操作结果为负数时置位负标志位。操作结果为负数时置位2.2 TMS320F2812的的硬件结构硬件结构状态寄存器状态寄存器ST0ST0功能表（功能表（2 2）位位位名称位名称功能功能6V溢出标志位。操作结果溢出时置位溢出标志位。操作结果溢出时置位7-9PM乘积移位方式乘积移位方式000：左移：左移1位，最低位移入位，最低位移入0;001：无位移：无位移其它：依次右移两位，最高位始终为符号其它：依次右移两位，最高位始终为符号位值，低位移出位丢失。位值，低位移出位丢失。(PM=101、AMOD=1时，左移时，左移4位位)10-15OVC/OVCU溢出计数器。对有符号数（溢

20、出计数器。对有符号数（OVC）操作，）操作，其计数范围为其计数范围为-3231。当。当OVM=0时，时，OVC中记录溢出的情况；中记录溢出的情况；OVM=1时，时，OVC无效无效。对无符号数（。对无符号数（OVCU）操作，指令操作）操作，指令操作产生进位或借位，都使产生进位或借位，都使OVCU加加1。2.2 TMS320F2812的的硬件结构硬件结构1)中央处理单元（续）中央处理单元（续）76543210IDLESTAT EALLOW LOOP SPA VMAP PAGE0 DBGM INTM状态寄存器状态寄存器ST1ST1各位的定义各位的定义15 1312111098ARPXFMOM1MAP

21、 Reserved OBJMODE AMODE2.2 TMS320F2812的的硬件结构硬件结构状态寄存器状态寄存器ST1ST1功能表功能表位位位名称位名称功能功能0INTM中断总屏蔽位。中断总屏蔽位。0：不屏蔽中断；：不屏蔽中断；1：屏蔽全部中断：屏蔽全部中断1DBGMDEBUG屏蔽位。屏蔽位。0：允许：允许Debug；1：禁止：禁止Debug2PAGE0寻址方式定义位。寻址方式定义位。0：PAGE0堆栈寻址方堆栈寻址方式；式；1：PAGE0直接寻址方式直接寻址方式3VMAP向量映射位。中断向量映射到向量映射位。中断向量映射到0：程序存储器底部：程序存储器底部000000H00003FH；1

22、：程序存储器顶部：程序存储器顶部3FFFC0H3FFFFFH2.2 TMS320F2812的的硬件结构硬件结构状态寄存器状态寄存器ST1ST1功能表功能表位位位名称位名称功能功能4SPA堆栈指针定位。堆栈指针定位。0：堆栈指针未被定位在偶数地址；：堆栈指针未被定位在偶数地址；1：堆栈指针被定位在偶数地址：堆栈指针被定位在偶数地址5LOOP循环结构状态位。执行循环指令自动循环结构状态位。执行循环指令自动置置1，循环结束自动清除，循环结束自动清除6EALLOW仿真使能位。为了时，允许对接口和仿真使能位。为了时，允许对接口和被保护的寄存器进行仿真被保护的寄存器进行仿真7IDLESTAT IDLE状态

23、位。当执行状态位。当执行IDLE指令时置指令时置18AMODE地址发送位。和地址发送位。和PAGE0方式位结合用方式位结合用于选择适当的寻址方式于选择适当的寻址方式2.2 TMS320F2812的的硬件结构硬件结构状态寄存器状态寄存器ST1ST1功能表功能表位位位名称位名称功能功能9OBJMODE对象兼容方式位。对象兼容方式位。1：c28x方式；方式；0:c27x方式方式10Reserved保留保留11M0M1MAPM0、M1的映射方式位。默认为的映射方式位。默认为1 1：c28x方式；方式；0:c27x兼容方式。兼容方式。12XFXF状态位状态位15-13ARP辅助寄存器指针。辅助寄存器指针

24、。000111分别对应分别对应XAR0XAR7，2.2 TMS320F2812的的硬件结构硬件结构4)存储器及扩展接口存储器及扩展接口128K16位位FLASH18K16位位SRAM：分成：分成 M0、M1、L0、L1 和和 H0 这这5个块个块4K16位位BootROM1K16位位OTP ROM均可映射到程序存储空间和数据存储空均可映射到程序存储空间和数据存储空间间2.2 TMS320F2812的的硬件结构硬件结构4)存储器及扩展接口存储器及扩展接口TMS320F2812TMS320F2812存储空间的映射存储空间的映射SARAMSARAM均可映射到均可映射到程序存储空间和数程序存储空间和数

25、据存储空间，据存储空间，L0L0和和L1L1受片上受片上FLASHFLASH中中的密码保护的密码保护FLASHFLASH和一次可编和一次可编程程EPROM(OTP)EPROM(OTP)也受也受FLASHFLASH的密码保护的密码保护SP2.2 TMS320F2812的的硬件结构硬件结构4)存储器及扩展接口（续）存储器及扩展接口（续）外部存储器接口外部存储器接口w19位地址线位地址线w16位数据线位数据线w3个片选线个片选线w读读/写控制线写控制线2.2 TMS320F2812的的硬件结构硬件结构4)存储器及扩展接口（续）存储器及扩展接口（续）3个片选线选择个片选线选择5个外部存储区域个外部存储

26、区域wXZCS0AND1：选择：选择Zone0 和和 Zone1wXZCS6AND7：选择：选择Zone6 和和 Zone7wXZCS2：选择：选择Zone2 Datasheet2.2 TMS320F2812的的硬件结构硬件结构4)存储器及扩展接口（续）存储器及扩展接口（续）各存储区域地址范围各存储区域地址范围wZone0：0 x0020000 x003FFFwZone1：0 x0040000 x005FFFwZone2：0 x0800000 xFFFFFFwZone6：0 x1000000 x17FFFFwZone7：0 x3FC0000 x3FFFFF2.2 TMS320F2812的的硬件

27、结构硬件结构4)存储器及扩展接口（续）存储器及扩展接口（续）外设帧外设帧(Peripheral Frame0、1、2)wPF0：0 x0008000 x000CFF，包含，包含XINTF、PIE、Flash、Timers、CSM的相关寄存器的相关寄存器wPF1：0 x0060000 x006FFF，包含，包含eCAN的相的相关寄存器关寄存器wPF2：0 x0070000 x007FFF，包含，包含SYS、GPIO、EV、McBSP、SCI、SPI、ADC的的相关寄存器相关寄存器2.2 TMS320F2812的的硬件结构硬件结构4)存储器及扩展接口（续）存储器及扩展接口（续）Boot ROMw出

28、厂时固化了出厂时固化了Boot Loader软件，根据软件，根据引导信号确定上电引导装载方式，可引导信号确定上电引导装载方式，可从从Flash引导装载程序，也可从外部存引导装载程序，也可从外部存储器引导程序储器引导程序w包括一些标准的数学运算表包括一些标准的数学运算表2.2 TMS320F2812的的硬件结构硬件结构4)存储器及扩展接口（续）存储器及扩展接口（续）片上片上Flashw可映射到程序空间或数据空间可映射到程序空间或数据空间w程序可分成多段，代码安全保护程序可分成多段，代码安全保护w低功耗模式低功耗模式w可根据可根据CPU频率调整等待周期频率调整等待周期w流水线模式可提高线性代码执行

29、效率流水线模式可提高线性代码执行效率2.2 TMS320F2812的的硬件结构硬件结构4)存储器及扩展接口（续）存储器及扩展接口（续）CPU对对Flash/OTP的操作形式的操作形式w32位取址位取址w16或或32位数据空间读取位数据空间读取w16位程序空间读取位程序空间读取2.2 TMS320F2812的的硬件结构硬件结构片上片上FlashFlash和和OTPOTP存储器的配置寄存器存储器的配置寄存器名称名称地址地址功能描述功能描述FOPT0 x0000 0A80 Flash 选择寄存器选择寄存器Reserved0 x0000 0A81 保留保留FPWR0 x0000 0A82 Flash电

30、源方式寄存器电源方式寄存器FSTATUS0 x0000 0A83 状态寄存器状态寄存器FSTDBYWAIT0 x0000 0A84 Flash睡眠到待机等待寄存器睡眠到待机等待寄存器FACTIVEWAIT0 x0000 0A85 Flash待机到活动等待寄存器待机到活动等待寄存器FBANKWAIT0 x0000 0A86 Flash读访问等待状态寄存器读访问等待状态寄存器FOTPWAIT0 x0000 0A87 OTP读访问等待状态寄存器读访问等待状态寄存器FlashFlash和和OTPOTP存储器的工作状态通过配置寄存器进行设置存储器的工作状态通过配置寄存器进行设置2.2 TMS320F28

31、12的的硬件结构硬件结构片上片上FlashFlash和和OTPOTP存储器扇区的地址分配存储器扇区的地址分配扇区扇区寻址空间寻址空间Sector J(8K16位位)0 x3D80000 x3D9FFFSector I(8K16位位)0 x3DA0000 x3DBFFFSector H(16K16位位)0 x3DC0000 x3DFFFFSector G(16K16位位)0 x3E00000 x3E3FFFSector F(16K16位位)0 x3E40000 x3E7FFFSector E(16K16位位)0 x3E80000 x3EBFFFSector D(16K16位位)0 x3EC000

32、0 x3EFFFFSector C(16K16位位)0 x3F00000 x3E3FFFSector B(8K16位位)0 x3F40000 x3E5FFFSector A(8K16位位)0 x3F60000 x3E7FFF当使用安全代码模块时，编程到当使用安全代码模块时，编程到0 x00000 x3F7F800 x3E7FF5Boot-to-Flash(或或ROM)入口入口0 x3F7FF60 x3E7FF7安全密码（安全密码（128位）位）0 x3F7FF80 x3E7FFF2.2 TMS320F2812的的硬件结构硬件结构4)存储器及扩展接口（续）存储器及扩展接口（续）TMS320F28

33、12的片内外设简介的片内外设简介w处理器将所有的外设都映射到数据存处理器将所有的外设都映射到数据存储器空间，包括配置寄存器、输入寄储器空间，包括配置寄存器、输入寄存器、输出寄存器和状态寄存器存器、输出寄存器和状态寄存器w通过访问存储器中的寄存器就可使用通过访问存储器中的寄存器就可使用相应外设相应外设2.2 TMS320F2812的的硬件结构硬件结构C281xCPU+JTAG SARAM存储器接口存储器接口逻辑逻辑I/FFlash ROM(128K16位位)事件管理器事件管理器EVA和和EVBSPISCICANMcBSPWDADC控制控制中断中断复位复位I/O寄寄存器存器PBUS接口接口F281

34、2F2812片内外设连接片内外设连接2.2 TMS320F2812的的硬件结构硬件结构F281xF281x的各种时钟和复位电路的各种时钟和复位电路 Datasheet2.2 TMS320F2812的的硬件结构硬件结构5)F2812的时钟及系统控制的时钟及系统控制SYSOUTCLKSYSOUTCLK组：组：CPUCPU定时器和定时器和eCANeCAN总线总线OSCCLKOSCCLK：看门狗电路：看门狗电路低速组：低速组：SCISCI、SPISPI、McBSPMcBSP高速组：高速组：EVAEVA、EVBEVB、ADCADC片上片上外设外设按输按输入时入时钟划钟划分分2.2 TMS320F2812

35、的的硬件结构硬件结构5)F2812的时钟及系统控制（续）的时钟及系统控制（续）与与PLL、时钟配置相关的寄存器、时钟配置相关的寄存器wPLLCR：PLL控制寄存器控制寄存器wHISPCP：高速片上外设分频器：高速片上外设分频器wLOSPCP：低速片上外设分频器：低速片上外设分频器wPCLKCR：外设时钟控制寄存器：外设时钟控制寄存器2.2 TMS320F2812的的硬件结构硬件结构锁相环、时钟、看门狗及低功耗模式相关寄存器锁相环、时钟、看门狗及低功耗模式相关寄存器(1)(1)名称名称地址地址功能描述功能描述Reserved0 x0000 70000 x0000 7019保留保留HISPCP0

36、x0000 701A高速外设时钟设置高速外设时钟设置LOSPCP0 x0000 701B低速外设时钟设置低速外设时钟设置PCLKCR0 x0000 701C外设时钟控制外设时钟控制Reserved0 x0000 701D保留保留LPMCR00 x0000 701E低功耗模式控制低功耗模式控制0LPMCR10 x0000 701F低功耗模式控制低功耗模式控制1Reserved0 x0000 7020保留保留2.2 TMS320F2812的的硬件结构硬件结构锁相环、时钟、看门狗及低功耗模式相关寄存器锁相环、时钟、看门狗及低功耗模式相关寄存器(2)(2)名称名称地址地址功能描述功能描述PLLCR0

37、x0000 7021PLL控制寄存器控制寄存器SCSR0 x0000 7022系统控制和状态系统控制和状态WDCNTR0 x0000 7023看门狗计数看门狗计数Reserved0 x0000 7024保留保留WDKEY0 x0000 7025看门狗复位器看门狗复位器Reserved0 x0000 7026 0 x0000 7028保留保留WDCR0 x0000 7029看门狗控制看门狗控制Reserved0 x0000 702A 0 x0000 702F保留保留2.2 TMS320F2812的的硬件结构硬件结构外设时钟控制寄存器外设时钟控制寄存器PCLKCRPCLKCR功能描述功能描述(1)

38、(1)位位Field功能描述功能描述15Reserved保留保留14ECANENCLK使能使能CAN总线系统时钟。总线系统时钟。“1”有有效效13Reserved保留保留12 MCBSPENCLK 使能使能McBSP外设内部的低速时钟外设内部的低速时钟11SCIBENCLK使能使能SCI-B外设内部的低速时钟外设内部的低速时钟10SCIAENCLK使能使能SCI-A外设内部的低速时钟外设内部的低速时钟9Reserved保留保留8SPIAENCLK使能使能SPI外设内部的低速时钟外设内部的低速时钟2.2 TMS320F2812的的硬件结构硬件结构外设时钟控制寄存器外设时钟控制寄存器PCLKCRP

39、CLKCR功能描述功能描述(2)(2)位位Field功能描述功能描述74Reserved保留保留3ADCENCLK 使能使能ADC外设内部的高速时钟。外设内部的高速时钟。2Reserved保留保留1EVBENCLK使能使能EV-B外设内部的高速时钟外设内部的高速时钟0EVAENCLK使能使能EV-A外设内部的高速时钟外设内部的高速时钟2.2 TMS320F2812的的硬件结构硬件结构5)F2812的时钟及系统控制（续）的时钟及系统控制（续）高速外设时钟寄存器（高速外设时钟寄存器（HISPCPHISPCP）153 20ReservedHSPVALR-0R/W-001如果如果HISPCPHISPC

40、P不等于不等于0 0，HSPCLK=SYSCLKOUT/(HISPCPHSPCLK=SYSCLKOUT/(HISPCP2)2)；如果如果HISPCPHISPCP等于等于0 0，HSPCLK=SYSCLKOUTHSPCLK=SYSCLKOUT。2.2 TMS320F2812的的硬件结构硬件结构5)F2812的时钟及系统控制（续）的时钟及系统控制（续）低速外设时钟寄存器（低速外设时钟寄存器（LOSPCPLOSPCP）153 20ReservedLSPVALR-0R/W-001如果如果LOSPCPLOSPCP不等于不等于0 0，LSPCLK=SYSCLKOUT/(LOSPCPLSPCLK=SYSCL

41、KOUT/(LOSPCP2)2)；如果如果LOSPCPLOSPCP等于等于0 0，LSPCLK=SYSCLKOUTLSPCLK=SYSCLKOUT。2.2 TMS320F2812的的硬件结构硬件结构晶体振荡器和锁相环模块晶体振荡器和锁相环模块2.2 TMS320F2812的的硬件结构硬件结构PLL模式模式说明说明SYSCLKOUTPLL禁止禁止 复位时如果复位时如果XPLLDIS引脚是低电平，引脚是低电平，则则PLL完全被禁止。处理器直接使用完全被禁止。处理器直接使用引脚引脚X1/XCLKIN输入的时钟信号。输入的时钟信号。XCLKINPLL旁路旁路 上电时的默认配置，如果上电时的默认配置，如

42、果PLL没有被没有被禁止，则禁止，则PLL将变成旁路，在将变成旁路，在X1/XCLKIN引脚输入的时钟经过引脚输入的时钟经过2分分频后提供给频后提供给CPU。XCLKIN/2PLL使能使能 使能使能PLL，在，在PLLCR寄存器中写入一寄存器中写入一个非零值个非零值n(XCLKINn)/2锁相环配置模块锁相环配置模块2.2 TMS320F2812的的硬件结构硬件结构5)F2812的时钟及系统控制（续）的时钟及系统控制（续）TMS320F2812的输入时钟频率为的输入时钟频率为150MHz，其其PLL工作在工作在PLL禁止模式，禁止模式，LOSPCP寄存寄存器的内容为器的内容为2，请计算，请计算

43、LSPCLKSYSCLKOUT=XCLKINLSPCLK=SYSCLKOUT/(LOSPCP*2)=37.5MHz2.2 TMS320F2812的的硬件结构硬件结构5)F2812的时钟及系统控制（续）的时钟及系统控制（续）DIV=000DIV=000：旁路方式：旁路方式DIV=0001BDIV=0001B1010B1010B，对应表中，对应表中n=1n=11010DIV=1011BDIV=1011B1111B1111B，保留，保留154 30ReservedDIVR-0R/W-0PLLPLL控制寄存器（控制寄存器（PLLCRPLLCR）2.2 TMS320F2812的的硬件结构硬件结构1.模式

44、模式1.LPMCR01:01.OSCCLK1.CLKIN1.SYSCLKOUT1.唤醒该模式信号唤醒该模式信号1.IDLE1.001.On1.On1.On1.XRS，WAKEINT，任，任何被使能的中断，何被使能的中断，XNMI_XINT131.STANDBY1.011.On（看门狗（看门狗仍然运行）仍然运行）1.Off1.Off1.XRS，WAKEINT，XINT1，XNMI_XINT13，T1/2/3/4CTRIP，C1/2/3/4/5/6TRIP，SCIRXDA，SCIRXDB，CANRX，仿真调试，仿真调试1.HALT1.1X1.Off（晶振和（晶振和锁相环关闭，锁相环关闭，看门狗不工

45、作看门狗不工作）1.Off1.Off1.XRS，XNMI_XINT13，仿真调试仿真调试F2812的低功率模式的低功率模式2.2 TMS320F2812的的硬件结构硬件结构低功耗模式控制寄存器低功耗模式控制寄存器0 0(LPMCR0)LPMCR0)功能定义功能定义位位名称名称功能描述功能描述158Reserved保留保留72QUALSTDBY确定从低功耗模式唤醒到正常确定从低功耗模式唤醒到正常工作模式的时钟周期的个数工作模式的时钟周期的个数N=(n+2)OSCCLKS10LPM低功耗模式选择位低功耗模式选择位2.2 TMS320F2812的的硬件结构硬件结构5)F2812的时钟及系统控制（续）

46、的时钟及系统控制（续）低功耗模式控制寄存器低功耗模式控制寄存器1(LPMCR1)w对寄存器中相应位置对寄存器中相应位置1，将使能对应的，将使能对应的信号，将器件从低功耗状态唤醒，进信号，将器件从低功耗状态唤醒，进入正常工作模式入正常工作模式2.2 TMS320F2812的的硬件结构硬件结构看门狗功能结构看门狗功能结构 Datasheet2.2 TMS320F2812的的硬件结构硬件结构5)F2812的时钟及系统控制（续）的时钟及系统控制（续）看门狗模块看门狗模块w看门狗加法计数寄存器看门狗加法计数寄存器WDCNTR：当计数：当计数到最大值时，产生一个输出脉冲，脉宽为到最大值时，产生一个输出脉冲

47、，脉宽为512个振荡器时钟宽度个振荡器时钟宽度w看门狗看门狗复位控制寄存器复位控制寄存器WDKEY：写入：写入0 x55+0 xAA，会使，会使WDCNTR清零，其它值清零，其它值使看门狗复位使看门狗复位2.2 TMS320F2812的的硬件结构硬件结构5)F2812的时钟及系统控制（续）的时钟及系统控制（续）看门狗模块（续）看门狗模块（续）w防止防止WDCNTR溢出溢出:(1)禁止看门狗禁止看门狗;(2)向复位控制寄存器周期性写入向复位控制寄存器周期性写入0 x55+0 xAA，使，使WDCNTR清零清零2.2 TMS320F2812的的硬件结构硬件结构看门狗控制寄存器看门狗控制寄存器(WD

48、CR)WDCR)功能定义功能定义位位名称名称功能描述功能描述7WDFLAG看门狗复位状态表示位看门狗复位状态表示位6WDDIS看门狗模块屏蔽。写看门狗模块屏蔽。写1屏蔽屏蔽53 WDCHK(20)看门狗检查，须写入看门狗检查，须写入101，其它，其它值使使器件内核复位值使使器件内核复位20WDPS(20)看门狗时钟看门狗时钟WDCLK的倍率设置的倍率设置2.2 TMS320F2812的的硬件结构硬件结构定时器的定时器的功能功能2.2 TMS320F2812的的硬件结构硬件结构与定时器有关的寄存器与定时器有关的寄存器名称名称地址地址功能描述功能描述TIMER0TIM0 x0000 0C00 定时

49、器定时器0计数器低计数器低16位位TIMER0TIMH 0 x0000 0C01 定时器定时器0计数器高计数器高16位位TIMER0PRD0 x0000 0C02 定时器定时器0周期寄存器低周期寄存器低16位位TIMER0PRDH 0 x0000 0C03 定时器定时器0周期寄存器高周期寄存器高16位位TIMER0TCR 0 x0000 0C04 定时器定时器0控制寄存器控制寄存器Reserved0 x0000 0C05 保留保留TIMER0TPR0 x0000 0C06 定时器定时器0分频寄存器低分频寄存器低16位位TIMER0TPRH 0 x0000 0C07 定时器定时器0分频寄存器高分

50、频寄存器高16位位2.2 TMS320F2812的的硬件结构硬件结构5)F2812的时钟及系统控制（续）的时钟及系统控制（续）F2812定时器定时器w定时器寄存器定时器寄存器(TIMH:TIM)：每隔：每隔(TDDRH:TDDR+1)个时钟周期，个时钟周期，TIMH:TIM减减1，当减至，当减至0时，时，PRDH:PRD寄存器中的值重新装入寄存器中的值重新装入TIMH:TIM寄存器中。寄存器中。2.2 TMS320F2812的的硬件结构硬件结构5)F2812的时钟及系统控制（续）的时钟及系统控制（续）w定时器周期寄存器定时器周期寄存器(PRDH:PRD)：存：存放计数周期值。放计数周期值。w定