集成电路基本工艺课件.ppt

1、2019/11/19 1 第3章 IC制造工艺 3.1 外延生长外延生长 3.2 掩膜制作 3.3 光刻原理与流程 3.4 氧化 3.5 淀积与刻蚀 3.6 掺杂原理与工艺?关心每一步工艺对器件性能的影响，读懂PDK，挖掘工艺潜力。2019/11/19 2 3.1 3.1 外延生长外延生长(Epitaxy)外延生长的目的?半导体工艺流程中的基片是抛光过的晶圆基片,直径在50到300mm(2-12英寸)之间,厚度约几百微米.?尽管有些器件和IC可以直接做在未外延的基片上,但大多数器件和IC都做在经过外延生长的衬底上.原因是未外延过的基片性能常常不能满足要求.外延的目的是用同质材料形成具有不同的掺

2、杂种类及浓度,因而具有不同性能的晶体层.外延也是制作不同材料系统的技术之一.外延生长后的衬底适合于制作有各种要求的器件与IC,且可进行进一步处理.?不同的外延工艺可制出不同的材料系统.2019/11/19 3 1.1.液态生长液态生长(LPE:Liquid Phase Epitaxy)(LPE:Liquid Phase Epitaxy)?LPE意味着在晶体衬底上用金属性的溶液形成一个薄层。在加热过的饱和溶液里放上晶体,再把溶液降温,外延层便可形成在晶体表面。原因在于溶解度随温度变化而变化。?LPE是最简单最廉价的外延生长方法.在III/IV族化合物器件制造中有广泛的应用.但其外延层的质量不高.

3、尽管大部分AlGaAs/GaAs和InGaAsP/InP器件可用LPE来制作,目前,LPE逐渐被VPE,MOVPE（金属有机物）,MBE(分子束）法代替.2019/11/19 4 2.2.气相外延生长气相外延生长 (VPE:Vapor Phase Epitaxy)?VPE是指所有在气体环境下在晶体表面进行外延生长的技术的总称。在不同的VPE技术里，卤素(Halogen)传递生长法在制作各种材料的沉淀薄层中得到大量应用。任何把至少一种外延层生成元素以卤化物形式在衬底表面发生卤素析出反应从而形成外延层的过程都可归入卤素传递法，它在半导体工业中有尤其重要的地位（卤化反应）。用这种方法外延生长的基片，

4、可制作出很多种器件，如GaAs，GaAsP，LED管，GaAs微波二极管，大部分的Si双极型管，LSI及一些MOS逻辑电路等。2019/11/19 5 Si基片的卤素生长外延?在一个反应炉内的 SiCl4/H2系统中实现：在水平的外延生长炉中，Si基片放在石英管中的石墨板上，SiCl4，H2及气态杂质原子通过反应管。在外延过程中，石墨板被石英管周围的射频线圈加热到 1500-2000 度，在高温作用下，发生 SiCl4+2H2?Si+4HCl?的反应，释放出的Si原子在基片表面形成单晶硅，典型的生长速度为0.51?m/min.2019/11/19 6 3.3.金属有机物气相外延生长金属有机物气

5、相外延生长 （MOVPE:MOVPE:Metalorganic Vapor Phase Epitaxy）?III-V V材料的MOVPE中，所需要生长的 III，V族元素的源材料以气体混和物的形式进入反应炉中已加热的生长区里，在那里进行热分解与沉淀反应。?MOVPE与其它 VPE不同之处在于它是一种冷壁工艺，只要将衬底控制到一定温度就行了。2019/11/19 7 4.分子束外延生长分子束外延生长 (MBE:Molecular Beam Epitaxy)?MBE在超真空中进行，基本工艺流程包含产生轰击衬底上生长区的III，V族元素的分子束等。MBE几乎可以在GaAs基片上生长无限多的外延层。这

6、 种 技 术 可 以 控 制 GaAs，AlGaAs 或InGaAs上的生长过程，还可以控制掺杂的深度和精度达到纳米极。经过 MBE法，衬底在垂直方向上的结构变化具有特殊的物理属性。?MBE的不足之处在于产量低。2019/11/19 8 英国VG Semicom公司型号为V80S-Si的MBE设备关键部分照片 2019/11/19 9 3.1 外延生长 3.2 掩膜制作 3.3 光刻原理与流程 3.4 氧化 3.5 淀积与刻蚀 3.6 掺杂原理与工艺?关心每一步工艺对器件性能的影响，读懂PDK，挖掘工艺潜力。2019/11/19 10 3.2 掩膜(Mask)的制版工艺 1.掩膜制造掩膜制造?

7、从物理上讲,任何半导体器件及 IC都是一系列互相联系的基本单元的组合,如导体,半导体及在基片上不同层上形成的不同尺寸的隔离材料等。要制作出这些结构需要一套掩膜。一个光学掩膜通常是一块涂着特定图案铬薄层的石英玻璃片，一层掩膜对应一块IC的一个工艺层。工艺流程中需要的一套掩膜必须在工艺流程开始之前制作出来。制作这套掩膜的数据来自电路设计工程师给出的版图。2019/11/19 11 Metal-10.18Metal-3WWWWMetal-4WWWMetal-6WWMetal-2Metal_5WWWWWWWWMetal-1IMD-10.18um process Structureum process

8、StructureP SubstrateMetal-3HDP oxidePassivation PESiNA-SiPwellNAPTNwellPAPTVTPPolyPSDNSDNSDNSDPSDPSDWWWWILDTrench oxideMetal-4IMD-4WWWIMD-5Metal-6IMD-3WWMetal-2IMD-2Metal-5WWWWWWWW0.180.18 um process Structureum process Structure2019/11/19 12 什么是掩膜？?掩膜是用石英玻璃做成的均匀平坦的薄片，表面上涂一层 600?800nm 厚的Cr层，使其表面光洁度更

9、高。称之为铬板，Cr mask。2019/11/19 13 整版及单片版掩膜?整版按统一的放大率印制，因此称为1X掩膜。这种掩膜在一次曝光中，对应着一个芯片阵列的所有电路的图形都被映射到基片的光刻胶上。?单片版通常把实际电路放大 5或10倍，故称作5X或10X掩膜。这样的掩膜上的图案仅对应着基片上芯片阵列中的一个单元。上面的图案可通过步进曝光机映射到整个基片上。2019/11/19 14 早期掩膜制作方法：早期掩膜制作方法：?人们先把版图(layout)分层画在纸上,每一层掩膜有一种图案。画得很大,50?50 cm2 或100?100cm2,贴在墙上,用照相机拍照。然后缩小10?20倍,变为5

10、?5?2.5x2.5 cm2 或10?10?5?5 cm2的精细底片。这叫初缩。?将初缩版装入步进重复照相机,进一步缩小到2?2 cm2或3.5?3.5 cm2,一步一幅印到铬(Cr)板上,形成一个阵列。2019/11/19 15 IC、Mask&Wafer 图3.2 Wafer 2019/11/19 16 整版和接触式曝光?在这种方法中,掩膜和晶圆是一样大小的.对应于3”?8”晶圆,需要3”?8”掩膜.不过晶圆是圆的,掩膜是方的?这样制作的掩膜图案失真较大,因为版图画在纸上,热胀冷缩,受潮起皱,铺不平等?初缩时,照相机有失真?步进重复照相,同样有失真?从mask到晶圆上成像,还有失真 201

11、9/11/19 17 2.图案发生器方法(PG:Pattern Generator)在 PG 法 中,规 定layout的基本图形为矩形.任何版图都将分解成一系列各种大小、不同位置和方向的矩形条的组合.每个矩形条用 5个参数进行描述:(X,Y,A,W,H)图 3.3 2019/11/19 18 图案发生器方法(续)?利用这些数据控制下图所示的一套制版装置。图 3.4 2019/11/19 19 3.X射线制版射线制版?由于X射线具有较短的波长。它可用来制作更高分辨率的掩膜版。X-ray掩膜版的衬底材料与光学版不同，要求对X射线透明，而不是可见光或紫外线，它们常为 Si或Si的碳化物。而Au的沉

12、淀薄层可使得掩膜版对 X射线不透明。X射线可提高分辨率，但问题是要想控制好掩膜版上每一小块区域的扭曲度是很困难的。2019/11/19 20 4.电子束扫描法电子束扫描法(E-Beam Scanning)采用电子束对抗蚀剂进行曝光，由于高速的电子具有较小的波长，分辨率极高。先进的电子束扫描装置精度50nm，这意味着电子束的步进距离为50nm，轰击点的大小也为50nm。2019/11/19 21 电子束光刻装置:LEICA EBPG5000+图 3.5 2019/11/19 22 电子束制版三部曲：1)涂抗蚀剂,抗蚀剂采用PMMA.2)电子束曝光,曝光可用精密扫描仪，电子束制版的一个重要参数是电

13、子束的亮度，或电子的剂量。3)显影:用二甲苯。二甲苯是一种较柔和的有弱极性的显影剂，显像速率大约是MIBK/IPA的1/8，用IPA清洗可停止显像过程。2019/11/19 23 电子束扫描法(续)?电子束扫描装置的用途:制造掩膜和直写光刻。?电子束制版的优点：高精度?电子束制版的缺点：设备昂贵 制版费用高 2019/11/19 24 3.1 外延生长 3.2 掩膜制作 3.3 光刻原理与流程 3.4 氧化 3.5 淀积与刻蚀 3.6 掺杂原理与工艺?关心每一步工艺对器件性能的影响，读懂PDK，挖掘工艺潜力。2019/11/19 25 3.3 光刻原理与流程光刻原理与流程?在IC的制造过程中，

14、光刻是多次应用的重要工序。其作用是把掩膜上的图型转换成晶圆上的器件结构。2019/11/19 26 3.3.1 3.3.1 光刻步骤光刻步骤 一、晶圆涂光刻胶：?清洗晶圆，在200?C温度下烘干1小时。目的是防止水汽引起光刻胶薄膜出现缺陷。?待晶圆冷却下来，立即涂光刻胶。?光刻胶有两种：正性(positive)与负性(negative)。正性胶显影后去除的是 经经曝光的区域的光刻胶，负性胶显影后去除的是未经未经曝光的区域的光刻胶。?正性胶适合作窗口结构,如接触孔,焊盘等，而负性胶适用于做长条形状如多晶硅和金属布线等。?常用OMR83,负片型。?光刻胶对大部分可见光灵敏，对黄光不灵敏，可在黄光下

15、操作。?晶圆再烘，将溶剂蒸发掉，准备曝光 2019/11/19 27 正性胶与负性胶光刻图形的形成 2019/11/19 28 涂光刻胶的方法(见下图)：光刻胶通过过滤器滴入晶圆中央，被真空吸盘吸牢的晶圆以2000?8000转/分钟的高速旋转，从而使光刻胶均匀地涂在晶圆表面。图 3.6 2019/11/19 29 光刻步骤二、三、四光刻步骤二、三、四 二、曝光:光源可以是可见光,紫外线,X射线和电子束。光量,时间取决于光刻胶的型号，厚度和成像深度。三、显影:晶圆用真空吸盘吸牢，高速旋转，将显影液喷射到晶圆上。显影后，用清洁液喷洗。四、烘干:将显影液和清洁液全部蒸发掉。2019/11/19 30

16、 3.3.2 3.3.2 曝光方式曝光方式 1.接触式曝光方式中，把掩膜以0.05?0.3ATM 的压力压在涂光刻胶的晶圆上，曝光光源的波长在0.4?m左右。图 3.7 2019/11/19 31 曝光系统(下图):点光源产生的光经凹面镜反射得发散光束，再经透镜变成平行光束，经 45?折射后投射到工作台上。图 3.8 2019/11/19 32 接触式曝光方式的图象偏差问题?原因:光束不平行，接触不密有间隙 举例:?，y+2d=10?m,则有(y+2d)tg?=0.5?m 图 3.9 2019/11/19 33 掩膜和晶圆之间实现 理想接触的制约因素?掩膜本身不平坦，?晶圆表面有轻微凸凹，?掩

17、膜和晶圆之间有灰尘。2019/11/19 34 接触式曝光方式的掩膜磨损问题 掩膜和晶圆每次接触产生磨损，使掩膜可使用次数受到限制。2019/11/19 35 非接触式光刻非接触式光刻?1.接近式 接近式光刻系统中，掩膜和晶圆之间有20?50?m的间隙。这样，磨损问题可以解决。但分辨率下降，当?时，无法工作。这是因为，根据惠更斯原理，如图所示，小孔成像，出现绕射，图形发生畸变。图 3.10 2019/11/19 36 缩小投影曝光系统缩小投影曝光系统 2.投影式工作原理:?水银灯光源通过聚光镜投射在掩膜上。?掩膜比晶圆小，但比芯片大得多。在这个掩膜中，含有一个芯片或几个芯片的图案，称之为母版，

18、即 reticle。?光束通过掩膜后，进入一个缩小的透镜组，把 reticle 上的图案，缩小510倍，在晶圆上成像。2019/11/19 37 缩小投影曝光系统(示意图)图 3.11 2019/11/19 38 缩小投影曝光系统的特点?由于一次曝光只有一个 Reticle上的内容，也就是只有一个或几个芯片，生产量不高。?由于一次曝光只有一个或几个芯片，要使全部晶圆面积曝光，就得步进。步进包括XY工作台的分别以芯片长度和宽度为步长的移动和Reticle内容的重复曝光。?投影方式分辨率高，且基片与掩膜间距较大,不存在掩膜磨损问题。2019/11/19 39 3.1 外延生长 3.2 掩膜制作 3

19、.3 光刻原理与流程 3.4 氧化氧化 3.5 淀积与刻蚀 3.6 掺杂原理与工艺?关心每一步工艺对器件性能的影响，读懂PDK，挖掘工艺潜力。2019/11/19 40 FOXt toxox图3.12 场氧 除了作为栅的绝缘材料外，二氧化硅在很多制造工序中可以作为保护层。在器件之间的区域，也可以生成一层称为“场氧”（FOX）的厚SiO2层，使后面的工序可以在其上制作互连线。2019/11/19 41 3.1 外延生长 3.2 掩膜制作 3.3 光刻原理与流程 3.4 氧化 3.5 淀积与刻蚀 3.6 掺杂原理与工艺?关心每一步工艺对器件性能的影响，读懂PDK，挖掘工艺潜力。2019/11/19

20、 42 3.5 3.5 淀积与刻蚀淀积与刻蚀?器件的制造需要各种材料的淀积。这些材料包括多晶硅、隔离互连层的绝缘材料以及作为互连的金属层。?刻蚀的作用:制作不同的器件结构，如线条、接触孔、台式晶体管、凸纹、栅等。?被刻蚀的材料:半导体，绝缘体，金属等。?刻蚀的两种方法：湿法和干法 2019/11/19 43 湿法刻蚀?首先要用适当(包含有可以分解表面薄层的反应物)的溶液浸润刻蚀面溶液浸润刻蚀面，然后清除被分解的材料.。如SiO2在室温下可被HF酸刻蚀。?湿法刻蚀在VLSI制造中的问题:?接触孔的面积变得越来越小,抗蚀材料层中的小窗口会由于毛细作用而使得接触孔不能被有效的浸润。?是被分解的材料不

21、能被有效的从反应区的小窗口内清除出来。2019/11/19 44 干法刻蚀干法刻蚀 分为：等离子体刻蚀,反应离子刻蚀RIE等 RIE发生在反应炉中，基片(晶圆)被放在一个已被用氮气清洗过的托盘上，然后，托盘被送进刻蚀室中，在那里托盘被接在下方的电极上。刻蚀气体通过左方的喷口进入刻蚀室。RIE的基板是带负电的。正离子受带负电的基板吸引，最终以近乎垂直的方向射入晶体，从而使刻蚀具有良好的方向性。图 3.12 反应离子刻蚀RIE 2019/11/19 45 3.1 外延生长 3.2 掩膜制作 3.3 光刻原理与流程 3.4 氧化 3.5 淀积与刻蚀 3.6 掺杂原理与工艺?关心每一步工艺对器件性能的

22、影响，读懂PDK，挖掘工艺潜力。2019/11/19 46 3.6 掺杂原理与工艺 掺杂目的掺杂目的 掺杂的目的是以形成特定导电能力的材料区域,包括N型或P型半导体层和绝缘层。是制作各种半导体器件和IC的基本工艺。?经过掺杂，原材料的部分原子被杂质原子代替。材料的导电类型决定于杂质的化合价?掺杂可与外延生长同时进行，也可在其后，例如，双极性硅 IC的掺杂过程主要在外延之后，而大多数GaAs及InP器件和IC的掺杂与外延同时进行。2019/11/19 47 1.热扩散掺杂热扩散掺杂 热扩散是最早也是最简单的掺杂工艺，主要用于Si工艺。施主杂质（五价元素)用P，As，受主杂质（三价元素)可用B。要

23、减少少数载流子的寿命，也可掺杂少量的Au。Si02隔离层常被用作热扩散掺杂的掩膜。扩散过程中，温度与时间是两个关键参数。在生产双极型硅IC时，至少要2次掺杂，一次是形成基区，另一次形成发射区。在基片垂直方向上的掺杂浓度变化对于器件性能有重要意义。2019/11/19 48 2.离子注入法离子注入法 离子注入技术是 20世纪50年代开始研究，70年代进入工业应用阶段的。随着VLSI超精细加工技术的进展，现已成为各种半导体掺杂和注入隔离的主流技术。2019/11/19 49 离子注入机包含离子源，分离单元，加速器，偏向系统，注入室等。离子注入机 图 3.14 2019/11/19 50 离子注入机

24、工作原理?首先把待掺杂物质如B，P，As等离子化，?利用质量分离器(Mass Seperator)取出需要的杂质离子。分离器中有磁体和屏蔽层。由于质量，电量的不同，不需要的离子会被磁场分离，并且被屏蔽层吸收。?通过加速管，离子被加速到一个特定的能级，如10?500ke。?通过四重透镜，聚成离子束，在扫描系统的控制下，离子束轰击在注入室中的晶圆上。?在晶圆上没有被遮盖的区域里，离子直接射入衬底材料的晶体中，注入的深度取决于离子的能量。?最后一次偏转(deflect)的作用是把中性分离出去?faraday cup的作用是用来吸收杂散的电子和离子 2019/11/19 51 注入法的优缺点?优点：?掺杂的过程可通过调整杂质剂量及能量来精确的控制，杂质分布的均匀。?可进行小剂量的掺杂。?可进行极小深度的掺杂。?较低的工艺温度，故光刻胶可用作掩膜。?可供掺杂的离子种类较多，离子注入法也可用于制作隔离岛。在这种工艺中，器件表面的导电层被注入的离子（如+）破坏，形成了绝缘区。?缺点：?费用高昂?在大剂量注入时半导体晶格会被严重破坏并很难恢复