一种高速高精度全差分采样保持电路ASIC设计-高能物理研究所课件.ppt

1、一种高速、高精度全差分采样保持电一种高速、高精度全差分采样保持电路的路的ASIC设计设计2010年年 8月月14日日中国科学院高能物理研究所中国科学院高能物理研究所魏微魏微中国科学院中国科学院“核探测技术与核电子学核探测技术与核电子学”重点实验室重点实验室2主要内容主要内容设计需求设计需求结构选择结构选择工作原理工作原理设计指标设计指标整体设计整体设计仿真结果仿真结果部分测试结果部分测试结果改进方案改进方案3高能物理中的模数变换器高能物理中的模数变换器典型的高能物理读出电子学系统典型的高能物理读出电子学系统特殊需求：特殊需求：多通道：多通道：64128通道通道 低功耗：探测器端、总体消耗、散热

2、？低功耗：探测器端、总体消耗、散热？较高的精度、合适的速度较高的精度、合适的速度业界没有高能物理专用的业界没有高能物理专用的ADC，一直只能采用其他类型替代，一直只能采用其他类型替代物理信号同计算机信号的最终接口，模数混合器件物理信号同计算机信号的最终接口，模数混合器件设计困难，经常受到禁运等因素的限制设计困难，经常受到禁运等因素的限制4多通道模数变换多通道模数变换 片外片外ADC：需引出模拟信号：需引出模拟信号 电缆连接，波形读出电缆连接，波形读出 电缆驱动，阻性负载，功耗很大电缆驱动，阻性负载，功耗很大 不适合多通道集成不适合多通道集成基于分立元件的前端读出方式基于分立元件的前端读出方式

3、片上高速片上高速ADC：无驱动问题：无驱动问题 多路开关，电平读出多路开关，电平读出 模拟电平读出，功耗大大降低模拟电平读出，功耗大大降低 切换的死时间需要高速切换的死时间需要高速ADC基于集成电路的前端读出方式基于集成电路的前端读出方式 片内片内ADC的结构选择的结构选择主流主流ADC发展趋势发展趋势FLASH 多通道变换需要合适的精度，较快的速度多通道变换需要合适的精度，较快的速度-：精度高、速度太慢：精度高、速度太慢 Pipeline：功耗、面积：功耗、面积 Flash：功耗、面积太大，精度低：功耗、面积太大，精度低 逐次逼近：精度速度都比较合适、功耗低逐次逼近：精度速度都比较合适、功耗

4、低采样保持电路在模数变换中的地位采样保持电路在模数变换中的地位多通道、高计数率变换需要较快的多通道、高计数率变换需要较快的ADC变换速度变换速度S/H将信号离散化，使后端电路仅面对固定电平，降低了孔径误差的将信号离散化，使后端电路仅面对固定电平，降低了孔径误差的影响，对后端电路要求降低影响，对后端电路要求降低S/H电路是电路是ADC动态误差的主要来源之一，对模数变换的性能影响至动态误差的主要来源之一，对模数变换的性能影响至关重要关重要高速、高精度高速、高精度ADC要求要求S/H电路具有较小的精度误差（增益）和很小电路具有较小的精度误差（增益）和很小的建立时间（速度）的建立时间（速度）设计采样保

5、持模块，应用在一款逐次逼近设计采样保持模块，应用在一款逐次逼近ADC设计中，实现实用性设计中，实现实用性7主要内容主要内容设计需求设计需求结构选择结构选择工作原理工作原理设计指标设计指标整体设计整体设计仿真结果仿真结果部分测试结果部分测试结果改进方案改进方案整体结构和工作原理整体结构和工作原理 全差分采样保持电路，驱动后级逐次逼近全差分采样保持电路，驱动后级逐次逼近ADC单元单元 工作原理：工作原理：复位：复位：1闭合，运放建立工作点，电容上极板电荷清零闭合，运放建立工作点，电容上极板电荷清零 采样：采样：1d闭合，电容充电，输入信号被采样闭合，电容充电，输入信号被采样 保持读出：保持读出：2

6、闭合，其他断开，电容下极板翻转到输出端，作为闭合，其他断开，电容下极板翻转到输出端，作为运放反馈路径进行信号读出运放反馈路径进行信号读出 需采用两相不交叠时钟，防止交替过程中电荷泄放需采用两相不交叠时钟，防止交替过程中电荷泄放优点优点 谐波谐波 全差分电路抑制偶次谐波全差分电路抑制偶次谐波 开关注入效应开关注入效应 开关对差分支路注入等量电荷，电开关对差分支路注入等量电荷，电荷注入效应和时钟馈通效应作为共荷注入效应和时钟馈通效应作为共模噪声被抵消模噪声被抵消 运放失调运放失调 采样相运放失调被电容储存，读出采样相运放失调被电容储存，读出相被抵消。运放失调被自动消零相被抵消。运放失调被自动消零

7、电容匹配性电容匹配性 电容值仅影响采样速度，完全建立电容值仅影响采样速度，完全建立后采样信号同电容值无关后采样信号同电容值无关 读出相未发生电荷转移，保持信号读出相未发生电荷转移，保持信号同电容值也无关同电容值也无关 电容不需要精确匹配即能保证差分电容不需要精确匹配即能保证差分特性特性 辅助开关辅助开关1、_2：反馈开关尺寸失配将导反馈开关尺寸失配将导致注入到输入端的电荷致注入到输入端的电荷不一致不一致 添加辅助开关消除有限添加辅助开关消除有限电荷注入失配的影响电荷注入失配的影响采样开关采样开关 采样开关导通电阻决定采样速率采样开关导通电阻决定采样速率 采用采用CMOS开关降低导通电阻开关降低

8、导通电阻 导通电阻随输入信号电平而变化，导致谐波失真导通电阻随输入信号电平而变化，导致谐波失真 选择开关合适的宽长比比例，使导通电阻随输入电平变化选择开关合适的宽长比比例，使导通电阻随输入电平变化较较为平坦较较为平坦10全差分采样保持运放设计全差分采样保持运放设计 三个部分：三个部分：1.运放主体：两级增益运放主体：两级增益2.连续时间共模反馈连续时间共模反馈3.开关电容共模反馈开关电容共模反馈11 性能要求：性能要求：开环增益开环增益80dB单位增益带宽单位增益带宽100MHz负载电容负载电容6p建立时间小于建立时间小于20ns结构考虑结构考虑 采用两级结构：增益要求采用两级结构：增益要求8

9、0dB，单级难以实现；建立时间小，单级难以实现；建立时间小于于20ns，有带宽要求，有带宽要求 Folded Cas+Gain Boosting？Doublet可能影响建立时间特性可能影响建立时间特性 Telescopic：动态范围：动态范围 主运放：差分对主运放：差分对+共源共栅共源共栅 缺点：输出动态范围不如简单共源缺点：输出动态范围不如简单共源 减小减小vdsat保证动态范围保证动态范围 如果共源共栅在输入级？如果共源共栅在输入级？输入动态范围受限输入动态范围受限 共模反馈复杂度增加共模反馈复杂度增加 两级结构带来共模反馈两级结构带来共模反馈问题问题 纯连续时间共模反馈：纯连续时间共模反

10、馈：动态范围动态范围 共模探测电阻驱动能力共模探测电阻驱动能力 带宽、稳定性带宽、稳定性 无法采用单一无法采用单一SC cmfb开关电容共模反馈开关电容共模反馈 SC cmfb通常控制偏置节点通常控制偏置节点 采用统一采用统一SC cmfb：正反馈，：正反馈，cmfb反馈环路需反相反馈环路需反相 两级分别采用独立的两级分别采用独立的SC cmfb？复杂：控制逻辑、开关、电容元件多复杂：控制逻辑、开关、电容元件多 利用部分连续时间共模反馈，复制第一级作为利用部分连续时间共模反馈，复制第一级作为cmfb反相反相连续时间共模反馈设计考虑连续时间共模反馈设计考虑 一般连续时间共模反馈问题一般连续时间共

11、模反馈问题阻性驱动、环路稳定性、动态范围阻性驱动、环路稳定性、动态范围 结构选择：结构选择：直接复制输入级、低阻输出（不存在稳定性问题）直接复制输入级、低阻输出（不存在稳定性问题）各工作点同输入级相同，容易建立各工作点同输入级相同，容易建立版图可统一进行，提高匹配性版图可统一进行，提高匹配性 环路稳定性设计考虑及仿真环路稳定性设计考虑及仿真14共模反馈环路稳定性共模反馈环路稳定性环路切断点环路切断点采用理想共采用理想共模反馈替代模反馈替代共模反馈环路相位裕度共模反馈环路相位裕度 60输入共模范围：输入共模范围：0.53.3共模增益：共模增益：-46.3dB运放运放AC性能分析性能分析开关电容开

12、关电容cmfb采用理想共模反馈替代采用理想共模反馈替代Worst Case：GBW 100MHz增益增益 79dB相位裕度均相位裕度均 60集成电路制造工艺将使得实际电集成电路制造工艺将使得实际电路参数偏离仿真值路参数偏离仿真值工艺工艺Corner仿真确定了工艺制仿真确定了工艺制造的最坏条件，保证运放在各种造的最坏条件，保证运放在各种工艺条件下性能均能满足要求工艺条件下性能均能满足要求开关电容共模反馈开关电容共模反馈 传统结构传统结构 工作原理工作原理 参考电容被充至参考值参考电容被充至参考值 探测电容探测实际工作点探测电容探测实际工作点 采样相运放空闲，电容并联，采样相运放空闲，电容并联，电

13、荷分配，稳定工作点电荷分配，稳定工作点 保持相刷新参考电容，重新探保持相刷新参考电容，重新探测实际工作点测实际工作点 尺寸选择尺寸选择 输出端负载电容输出端负载电容 vs.收敛速度收敛速度 收敛速度：收敛速度：2个周期个周期 11bit建立时间：正沿建立时间：正沿13ns，负沿负沿15ns17采样保持增益线性动态范围采样保持增益线性动态范围 输入差分输入差分Vpp 1.1V 考察输出考察输出 vs.输入线性度输入线性度 线性度好于线性度好于210-518采样保持动态性能采样保持动态性能 采用采用10MHz采样率仿真（实际为采样率仿真（实际为3.125MHz）256点点FFT动态特性：采样率动态

14、特性：采样率10MHz，输入信号，输入信号351.5625kHz（相关采样比为（相关采样比为9）SFDR=82.3dB 19采样保持版图采样保持版图12 2341.主运放主运放2.SC cmfb3.采样控制采样控制4.电源电源版图设计考虑：版图设计考虑：共心匹配共心匹配噪声隔离噪声隔离电源网络分配电源网络分配作为作为IP单元集成在单元集成在逐次逼近逐次逼近ADC中中21主要内容主要内容设计需求设计需求结构选择结构选择工作原理工作原理设计指标设计指标整体设计整体设计仿真结果仿真结果部分测试结果部分测试结果改进方案改进方案22测试环境测试环境将采样保持模块集成于逐次逼近将采样保持模块集成于逐次逼近

15、ADC中，对逐次逼近中，对逐次逼近ADC进行进行测试测试测试平台：基于测试平台：基于Altera DE2开发板和板载开发板和板载Cyclone II FPGA完完成数据读出成数据读出利用利用FPGA外部引脚控制芯片以及同芯片进行互联外部引脚控制芯片以及同芯片进行互联利用利用FPGA内部自带内部自带nios II软核，同计算机进行通讯，完成数软核，同计算机进行通讯，完成数据传递据传递FPGAUSBTo PCSocketLVDS BufferDUTSDRAM功能测试（通过片上模拟功能测试（通过片上模拟Probe buffer）23全差分采样保持输出全差分采样保持输出瞬态波形和建立良好瞬态波形和建立

16、良好变化开始在采样开始后的变化开始在采样开始后的第第4个周期（个周期（100ns）同仿真相符同仿真相符动态性能测试（连同动态性能测试（连同ADC）16384点点FFT，采样率，采样率3.125MHz，输入信号，输入信号211.52kHz（相关系数相关系数1109）（）（-3dBFS）ADC的非线性较大，反映到频谱中：无明显谐波，杂波很的非线性较大，反映到频谱中：无明显谐波，杂波很多多24初步刻度考虑初步刻度考虑 通过后端刻度，消除通过后端刻度，消除ADC非线性对动态性能的影响，从而非线性对动态性能的影响，从而留下采样保持电路的谐波特性以供分析留下采样保持电路的谐波特性以供分析 刻度方案：刻度方

17、案：25实际实际SARADC实际实际SARADC+刻度表刻度表 一般刻度方法基于一般刻度方法基于DAC，精度受限，且主要适合于修正线，精度受限，且主要适合于修正线性误差（增益误差、失调误差），对非线性误差修正能力性误差（增益误差、失调误差），对非线性误差修正能力很有限很有限基于正弦波的刻度方案基于正弦波的刻度方案26利用被测利用被测ADC采样并采样并FFT：得到精确的输入正：得到精确的输入正弦波的频率弦波的频率FIR：通过：通过FIR滤波器构建，确定各阶系数，构滤波器构建，确定各阶系数，构建极窄带带通滤波器建极窄带带通滤波器由于已知输入信号特由于已知输入信号特性，通频带仅设定为输入频率一个点性

18、，通频带仅设定为输入频率一个点输入信号重建：利用上述输入信号重建：利用上述FIR滤波器对输入信滤波器对输入信号重新进行数字滤波，得到基本号重新进行数字滤波，得到基本noise free的的纯净参考正弦波纯净参考正弦波利用利用running average方法获得刻度表方法获得刻度表刻度结果刻度结果-低频低频27刻度结果刻度结果-中频中频28刻度结果刻度结果-高频高频29定量总结定量总结30 刻度后，刻度后，ADC整体动态性能整体动态性能SFDR约约70dB，SNDR约约45dB ADC引入的非线性被刻度消除，采样保持电路的动态性能引入的非线性被刻度消除，采样保持电路的动态性能实测结果初步满足实测结果初步满足10bit的要求的要求改进和总结改进和总结 采样保持电路的初步设计是成功的采样保持电路的初步设计是成功的 可以供可以供10bit以内的以内的ADC作为高速采样保持模块集作为高速采样保持模块集成应用成应用 改进考虑：改进考虑：采样开关可以采用自举开关形式，进一步降低开关导采样开关可以采用自举开关形式，进一步降低开关导通电阻随输入信号的变化，提高动态性能通电阻随输入信号的变化，提高动态性能 采样保持运放的结构可以做进一步优化采样保持运放的结构可以做进一步优化 片外尚需全差分驱动运放，可以考虑片内集成该驱动片外尚需全差分驱动运放，可以考虑片内集成该驱动单元单元Thank you！