第11章半导体存储器(半导体集成电路共14章)讲解课件.ppt

1、12022-12-242022-12-24232022-12-24内容提要n概述概述 存储器的分类存储器的分类 存储器的容量存储器的容量 存储器的结构存储器的结构n只读存储器（只读存储器（ROM）n非挥发存储器（非挥发存储器（NVRWM）n随机存取存储器（随机存取存储器（RAM）42022-12-241.存储器分类存储器分类RWM非挥发存储器非挥发存储器（NVRWM）只读存储器只读存储器（ROM）Random AccessNon-Random AccessEPROM固定式只读存储器（Mask-programmed）SRAM(cache,register file)FIFO/LIFOE2PROM

2、DRAMShift RegisterCAMFLASH可编程只读存储器(PROM)一、概述一、概述存储器是用来存放（记忆）数据、指令、程存储器是用来存放（记忆）数据、指令、程序等信息，并根据需要能读出或既能读出又序等信息，并根据需要能读出或既能读出又能写入这些信息的集成电路能写入这些信息的集成电路52022-12-24存储容量：存储单元的总数。存储容量：存储单元的总数。2.存储器的容量存储器的容量一个存储单元可存储一个二进制一个存储单元可存储一个二进制数位（数位（bit）字长：字的位数称为字长。如字长：字的位数称为字长。如4位、位、8位、位、16位、位、32位等。位等。因此，存储容量常用因此，存

3、储容量常用“N（个字）（个字）M（位）（位）”表示。表示。如：如：1024位的存储器，若字长为位的存储器，若字长为8，则存储，则存储128个字（个字（1288）。）。62022-12-241D Memory 结构结构Word 0Word 1Word 2Word n-1Word n-2StorageCellm bitsn wordsS0S1S2S3Sn-2Sn-1Input/Outputn words n 个选择信号个选择信号Word 0Word 1Word 2Word n-1Word n-2StorageCellm bitsS0S1S2S3Sn-2Sn-1Input/OutputA0A1Ak-

4、1Decoder通过译码器通过译码器：输入信号数：输入信号数k=log2 n3.存储器的结构存储器的结构72022-12-242D Memory结构结构A0Row DecoderA1Aj-1灵敏放大器灵敏放大器位线位线(bit line)字线字线(word line)存储单元存储单元(storage cell)行地址行地址列地址列地址AjAj+1Ak-1读读/写电路写电路Column Decoder2k-j2jInput/Output(m bits)82022-12-243D Memory 结构结构Row AddrColumn AddrBlock AddrInput/Output(m bits

5、)优点优点:1.更短的字或位线更短的字或位线 2.块地址选择只激活一个块，因此节省功耗块地址选择只激活一个块，因此节省功耗92022-12-24存储器的构成：1.存储阵列 2.地址译码器（行和列地址译码器）3.读写电路102022-12-24二、只读存储器二、只读存储器ROM(Read Only Memory)WLBLWLBL1WLBLWLBLWLBL0VDDWLBLGNDDiode ROMMOS ROM 1MOS ROM 21.只读存储器的存储单元只读存储器的存储单元112022-12-242.MOS OR ROMWL0VDDBL0WL1WL2WL3VbiasBL1Pull-down loa

6、dsBL2BL3VDD122022-12-243.MOS NOR ROMWL0GNDBL0WL1WL2WL3VDDBL1Pull-up devicesBL2BL3GND132022-12-24MOS NOR ROM Layout 1用扩散层编程用扩散层编程PolysiliconMetal1DiffusionMetal1 on Diffusion面积小面积小142022-12-24MOS NOR ROM Layout 2PolysiliconMetal1DiffusionMetal1 on Diffusion用接触孔编程用接触孔编程工序为后期，因此不工序为后期，因此不用在扩散层就等用户用在扩散层

7、就等用户152022-12-244.MOS NAND ROM默认情况下字线为高，被选中时为低。默认情况下字线为高，被选中时为低。WL0WL1WL2WL3VDDPull-up devicesBL3BL2BL1BL0字线工作在负逻辑字线工作在负逻辑162022-12-24MOS NAND ROM Layout1不需要到不需要到VDD和和GND的接触孔的接触孔;跟跟 NOR ROM相比，性能有所下降。相比，性能有所下降。进一步更加减小了版图面积；进一步更加减小了版图面积；PolysiliconDiffusionMetal1 on Diffusion用金属用金属1层编程层编程用金属将不需要的晶体管源漏

8、短路用金属将不需要的晶体管源漏短路172022-12-24NAND ROM Layout2PolysiliconThreshold-alteringimplantMetal1 on Diffusion用离子注入层编，用离子注入层编，需增加一道工序需增加一道工序注入注入n型杂质降型杂质降低阈值使其变成低阈值使其变成耗尽型，相当于耗尽型，相当于短路短路182022-12-24普通普通OR、NOR、NAND结构缺点结构缺点n静态功耗大，当输出为低（NOR、NAND）或高（OR）时，存在一个从VDD到GND的静态电流通路。WL0GNDBL0WL1WL2WL3VDDBL1Precharge device

9、sBL2BL3GNDpre预冲管充电时，所有下拉管（字线控制的管子）关断。预冲管充电时，所有下拉管（字线控制的管子）关断。优点：消除了静态功耗。优点：消除了静态功耗。缺点：增加了时钟信号发生电路缺点：增加了时钟信号发生电路preWL0202022-12-246.地址译码器(1).行译码器 行译码器的任务是从存储阵列诸多行中选中所需的行b.NAND译码器译码器a.NOR译码器译码器n行译码器n列译码器212022-12-24Precharge devicesVDDf fGNDWL3WL2WL1WL0A0A0GNDA1A1f fWL3A0A0A1A1WL2WL1WL0VDDVDDVDDVDD2-i

10、nput NOR decoder2-input NAND decoder规模较大时，规模较大时，NOR译码器译码速度快，但占面积译码器译码速度快，但占面积大大,NAND译码器面积小，但因管子串联较多速度慢译码器面积小，但因管子串联较多速度慢两级译码方式两级译码方式222022-12-24NAND译码器译码器NOR译码器译码器232022-12-24两级译码方式两级译码方式98765432100AAAAAAAAAAWL)()()()()(98765432100AAAAAAAAAAWL A2A2A2A3WL0A2A3A2A3A2A3A3A3A0A0A0A1A0A1A0A1A0A1A1A1WL1大大

11、减少了串联晶体管，大大减少了串联晶体管，增加了速度。增加了速度。242022-12-24(2).列译码器 A0S0BL0BL1BL2BL3A1S1S2S3D优点：每个信号传输路径上只增加了一个传输门，对速度影响小优点：每个信号传输路径上只增加了一个传输门，对速度影响小缺点：晶体管数目多缺点：晶体管数目多基于传输门的列译码器基于传输门的列译码器译译码码器器252022-12-24BL0BL1BL2BL3DA0A0A1A1树型列译码器树型列译码器优点：晶体管数目大量减少优点：晶体管数目大量减少缺点：速度减慢缺点：速度减慢解决方法：加缓冲器解决方法：加缓冲器xxxxxPrCA3CA2CA1CA0RA

12、3RA2RA1RA0DoutxxxxxPrCA3CA2CA1CA0RA3RA2RA1RA0Dout282022-12-24ROM的编程与分类的编程与分类掩模ROM可编程ROM（PROM）UCC字线Wi位线Di熔丝(a)(b)字线熔丝位线字线Wi位线Di(a)V1V2位线Di字线Wi(b)熔丝型PROM存储单元PN结击穿法PROM存储单元292022-12-24Floating gateSourceSubstrateGateDrainn+n+_ptoxtox器件截面图器件截面图电路符号电路符号GSD1.Floating-Gate Transistor (EPROM)三、非挥发性存储器三、非挥发性

13、存储器302022-12-24浮栅晶体管的编程过程0 V0 VDS5 V5 VDS .20 V20 VDS加上高的编程电压加上高的编程电压后，发生雪崩倍增后，发生雪崩倍增产生的高能热电子产生的高能热电子注入浮栅注入浮栅一般用紫外擦除一般用紫外擦除电压移去后，电压移去后，电荷依然存在电荷依然存在加上普通工作加上普通工作电压后，由于电压后，由于晶体管阈值电晶体管阈值电压被抬高从而压被抬高从而不导通不导通312022-12-24A“Programmable-Threshold”Transistor“0”-state“1”-stateDVTVWLVGS“ON”“OFF”ID322022-12-24特点

14、：特点：1.只能只能“系统外系统外”擦除，擦除时间长；擦除，擦除时间长；2.位密度高，价格低。位密度高，价格低。332022-12-242.EEPROM(电可擦除可编程只读存储器电可擦除可编程只读存储器)Floating gateSourceSubstratepGateDrainn+n+Fowler-Nordheim I-V characteristic2030 nm-10 V10 VIVGD氧化层厚度氧化层厚度10 nm342022-12-24EEPROM的编程过程的编程过程10V0V隧道击穿机理隧道击穿机理电子注入浮动栅极电子注入浮动栅极移去编程电压后移去编程电压后电荷仍被捕获电荷仍被捕获

15、5V5V编程形成了较高的编程形成了较高的阈值电压阈值电压352022-12-24EEPROM的擦除过程的擦除过程0V10V隧道击穿机理隧道击穿机理电子注出浮动栅极电子注出浮动栅极擦除后恢复擦除后恢复未编程状态未编程状态过擦除形成过擦除形成耗尽型晶体管耗尽型晶体管0V10V问题：标准字线无法关断晶体管问题：标准字线无法关断晶体管362022-12-24B2读出错误！读出错误！372022-12-24EEPROM CellWLBLVDD 2 transistor cell被编程晶体管阈值大于被编程晶体管阈值大于VDD,相当于开路相当于开路未被编程晶体管处于常通状态未被编程晶体管处于常通状态3820

16、22-12-24WL控制栅控制栅2 2浮栅浮栅1 1VDDe-e-N+N+N+选择晶体管选择晶体管BLGndFN隧道效应隧道效应Psub特点：特点：1.可按位（字节）擦除；可按位（字节）擦除；2.每个单元需要每个单元需要2个晶体管，位密度个晶体管，位密度低，价格比低，价格比EPROM高。高。392022-12-243.Flash EEPROMControl gateerasurep-substrateFloating gateThin tunneling oxiden+sourcen+drainprogramming编程：热电子注入编程：热电子注入擦除：隧穿机理擦除：隧穿机理402022-12

17、-24Cross-sections of NVM cellsEPROMFlash412022-12-24Basic Operations in a NOR Flash MemoryWriteSD12 V6 VGBL0BL16 V 0 VWL0WL112 V0 V0 V422022-12-24Basic Operations in a NOR Flash MemoryRead5 V1 VGSDBL0BL11 V 0 VWL0WL15 V0 V0 V432022-12-24Basic Operations in a NOR Flash MemoryEraseSD12 VGcellarrayBL0B

18、L1openopenWL0WL10 V0 V12 V特点：特点：1.须按块擦除；须按块擦除；2.位密度高，速度快位密度高，速度快442022-12-24Characteristics of State-of-the-art NVM452022-12-24q 静态读写存储器静态读写存储器(SRAM)q 动态态读写存储器动态态读写存储器(DRAM)存储数据保存时间长存储数据保存时间长面积大面积大(6 transistors/cell)快快需要周期性刷新需要周期性刷新面积小面积小(1-3 transistors/cell)慢慢462022-12-24时序电路的时序电路的存储机理？存储机理？01100

19、11静态保持静态保持动态保持动态保持11472022-12-24基本基本SRAMSRAM单元和电压传输特性单元和电压传输特性字线字线位位线线位线位线qq211.SRAM482022-12-24WLBLVDDM5M6M4M1M2M3BLQQVDDVDDCCCCP208 图图10.37(1)6管管CMOS SRAM单元单元492022-12-24CMOS SRAM Analysis(Read)WLBLVDDM5M6M4M1M2M3BLQ=1Q=0VDDVDDCCCC读信号时根据读信号时根据位线上电平是位线上电平是否有变化判断否有变化判断为为“1”或或“0”无变化无变化有变化有变化502022-12

20、-24CMOS SRAM Analysis(Write)WLBL=1VDDM5M6M4M1M2M3BL=0Q=0Q=1512022-12-246T-SRAM Layout VDDGNDQQWLBLBLM1M3M4M2M5M6WLBL=1VDDM5M6M4M1M2M3BL=0Q=0Q=1522022-12-24Resistance-load SRAM CellM3RLRLVDDWLQQM1M2M4BLBL532022-12-24SRAM Characteristics542022-12-24(2)差分灵敏放大器（用于差分灵敏放大器（用于SRAM）M4M1M5M3M2VDDbitbitSEy偏置电

21、偏置电流源流源ISS电流镜电流镜I3I4I3=I4OUT稳态时，稳态时，I1=I2=ISS/2I1I21.设设bit下降到一个规定下降到一个规定值时使得值时使得M1关断，则关断，则 I3=I4=0 I2=ISSOUT恒流放电至恒流放电至02.设设bit下降到一个规定下降到一个规定值时使得值时使得M2关断，则关断，则 I1=ISS I2=0 I3=I4=ISSOUT恒流充电至恒流充电至VDD552022-12-242.DRAM WWLBL1M1XM3M2CSBL2RWLVDDVDD-VTDVVDD-VTBL2BL1XRWLWWL(1)3管管DRAM单元单元562022-12-243T-DRAM

22、LayoutBL2BL1GNDRWLWWLM3M2M1WWLBL1M1XM3M2CSBL2RWL572022-12-24 Write:通过字线和位线通过字线和位线CS被充电或放电被充电或放电.Read:电荷在存储电容和位线电容之间进行再分配电荷在存储电容和位线电容之间进行再分配电压变化量较小电压变化量较小;典型值大约典型值大约 250 mV.D VBLVPRE(VBITVPRE)CSCSCBL+-=VM1CSWLBLCBLVDD2VTWLXsensingBLGNDWrite 1Read 1VDDVDD/2VDD/2破坏性读，需动态破坏性读，需动态恢复刷新恢复刷新(2)1管管DRAM单元单元X重

23、分配后位重分配后位线电压线电压CS上的初始上的初始电压电压582022-12-24M1CSWLBLCBLVDD2VTWLXsensingBLGNDWrite 1Read 1VDDVDD/2VDD/21-T DRAM CellCross-sectionMetal word linePolySiO2Field Oxiden+n+Inversion layerinduced byplate biasPolyM1wordlineDiffusedbit linePolysilicongatePolysiliconplateCapacitorLayout592022-12-24（3）DRAM中的基于锁存器

24、的灵敏电路EQVDDBLBLSESE存储存储1时时BL大于大于存储存储0时相反时相反BL单元单元在读或刷新时，产生在读或刷新时，产生一个虚拟的一个虚拟的BL利用锁存器的正反馈将利用锁存器的正反馈将BL恢复到恢复到VDD或或0VinVout602022-12-24Open bitline architecture with dummy cells（位线断开结构）（位线断开结构）CSCSCSCSBLLLL1L0R0CSR1CSLBLRVDDSESEEQDummy cellDummy cell（4）虚拟单元的产生）虚拟单元的产生BLBL1.刷新或读之前，刷新或读之前，EQ管导通，管导通，BL和和 BL均为均为VDD/2，同时选通同时选通Dummy cell，充至充至VDD/22.刷新或读时，刷新或读时，EQ管截止，管截止，L 1和和L为为高，高，BL维持维持VDD/2，BL高于或低于高于或低于VDD/2将位线分成左右两部分将位线分成左右两部分612022-12-24作业：P219 10.3 10.7