数字逻辑第四章课件.ppt

1、第第4章存储逻辑章存储逻辑4.1 特殊存储器特殊存储器 4.2 随机读写存储器随机读写存储器RAM4.3 只读存储器只读存储器ROM4.4 FLASH存储器存储器4.5 存储器容量的扩充存储器容量的扩充4.1 特殊存储器特殊存储器 存储逻辑是时序逻辑和组合逻辑相结合的产物。存储逻辑是时序逻辑和组合逻辑相结合的产物。能够存储能够存储mn个二进制比特数的逻辑电路叫做个二进制比特数的逻辑电路叫做存存储器储器。与与存储器存储器相比，特殊存储部件如：寄存器堆、寄相比，特殊存储部件如：寄存器堆、寄存器队列、寄存器堆栈是由存器队列、寄存器堆栈是由寄存器寄存器组成。组成。特点：存储容量小，逻辑结构简单，工作速

2、度特点：存储容量小，逻辑结构简单，工作速度快。快。寄存器和存储器寄存器和存储器区别区别：类似于一维数组与二维数：类似于一维数组与二维数组的区别。组的区别。4.1.1 寄存器堆寄存器堆一个寄存器是由一个寄存器是由n个触发器或锁存器按个触发器或锁存器按并行方式并行方式输入输入且且并行方式输出并行方式输出构成。构成。当要存储更多的字时，需要使用集中的当要存储更多的字时，需要使用集中的寄存器组寄存器组逻辑结构：逻辑结构：寄存器堆寄存器堆。它实际上是一个容量极小。它实际上是一个容量极小的存储器。的存储器。向寄存器写向寄存器写数或读数，数或读数，必须先给出必须先给出寄存器的地寄存器的地址。址。读读/写工作

3、是写工作是分时进行的。分时进行的。逻辑结构图逻辑结构图原理示意图原理示意图4.1.2 寄存器队列寄存器队列寄存器队列寄存器队列是以是以FIFO（先进先出先进先出）方式用若干个）方式用若干个寄存器构建的小型存储部件。寄存器构建的小型存储部件。4.1.3 寄存器堆栈寄存器堆栈寄存器堆栈寄存器堆栈是以是以LIFO（后进先出后进先出）方式用若干个）方式用若干个寄存器构建的小型存储部件。寄存器构建的小型存储部件。进栈进栈：数据由通用寄存器压进栈时，必须先传送到：数据由通用寄存器压进栈时，必须先传送到栈顶寄存器；再有新数据进栈，原栈顶寄存器送到栈顶寄存器；再有新数据进栈，原栈顶寄存器送到下一寄存器，新数据

4、进入栈顶寄存器。即栈顶寄存下一寄存器，新数据进入栈顶寄存器。即栈顶寄存器总存放最近进栈的数据。器总存放最近进栈的数据。出栈出栈：出栈时，相反，栈顶寄存器的数据先弹出到：出栈时，相反，栈顶寄存器的数据先弹出到通用寄存器。即出栈的数据总是最近进入的数据。通用寄存器。即出栈的数据总是最近进入的数据。4.2 随机读写存储器随机读写存储器RAM寄存器堆等特殊存储部件只存放有限的几个数寄存器堆等特殊存储部件只存放有限的几个数据，本节所述半导体随机读写存储器（简称据，本节所述半导体随机读写存储器（简称RAM），可存放大量的数据。），可存放大量的数据。从工艺上，从工艺上，RAM分为双极型和分为双极型和MOS型

5、两类。型两类。从机理上，从机理上，RAM分为分为SRAM存储器存储器和和DRAM存储存储器器两类。两类。RAM属于易失性存储器（断电后信息会丢失）。属于易失性存储器（断电后信息会丢失）。4.2.1 RAM的逻辑结构的逻辑结构主体是主体是存储矩阵存储矩阵，另有，另有地址译码器地址译码器和和读写控制电读写控制电路路两大部分。两大部分。存储矩阵存储矩阵：若干排成阵列形式的：若干排成阵列形式的存储元存储元（每个存储元能（每个存储元能存储一个比特存储一个比特 ）。）。存储单元存储单元：由一组有序排列的：由一组有序排列的存储元存储元组成组成 ，存储的基存储的基本单位本单位。只能对一个。只能对一个存储单元存

6、储单元进行读写操作。进行读写操作。不能不能对一个对一个存储元存储元进行读写操作。进行读写操作。存储器的容量：由存储器的容量：由存储元的总数目存储元的总数目决定。决定。4.2.2 地址译码方法地址译码方法存储器按存储矩阵组织方式不同，可分为：存储器按存储矩阵组织方式不同，可分为：单译单译码结构码结构和和双译码结构双译码结构。1、单译码结构、单译码结构需要一个译码器。需要一个译码器。每个存储元只有一条选择线（字线）。每个存储元只有一条选择线（字线）。单译码结构（也称字结构）：每次读写时，选单译码结构（也称字结构）：每次读写时，选中一个字的所有存储元。中一个字的所有存储元。4.2.2 地址译码方法地

7、址译码方法读操作读操作4.2.2 地址译码方法地址译码方法写操作写操作4.2.2 地址译码方法地址译码方法2、双译码结构、双译码结构两个地址译码器。两个地址译码器。每个存储元有每个存储元有两条两条选择线选择线。能读写存储元能读写存储元：行选：行选线线X和列选线和列选线Y有效时的有效时的交叉点交叉点存储元。存储元。双译码结构双译码结构RAM：需要有：需要有X（行地址）和（行地址）和Y（列（列地址）。地址）。双译码结构容易构成双译码结构容易构成大容量大容量存储器。目前使用的存储器。目前使用的RAM和和EPROM，都使用双译码形式，都使用双译码形式4.2.2 地址译码方法地址译码方法读操作读操作4.

8、2.2 地址译码方法地址译码方法写操作写操作4.2.3 SRAM存储器存储器1、SRAM存储元存储元SRAM存储器：静态随机读写存储器存储器：静态随机读写存储器，与，与DRAM存储器不同之处在存储器不同之处在存储元电路存储元电路的机理不一样。的机理不一样。SRAM存储元，用一个存储元，用一个锁存器锁存器构成。构成。4.2.3 SRAM存储器存储器2、SRAM存储器结构存储器结构芯片的位数：字长芯片的位数：字长1位、位、4位、位、8位、位、16位、位、32位、位、64位等。位等。32K8位位SRAM芯片逻辑图与内部结构芯片逻辑图与内部结构图。图。/CS=0：芯片被选中，：芯片被选中，可以进行读写

9、操作可以进行读写操作/WE=0：执行存储单元：执行存储单元写操作写操作，输入缓冲器被，输入缓冲器被打开，输出缓冲器被关打开，输出缓冲器被关闭（两者互锁）闭（两者互锁）4.2.3 SRAM存储器存储器/WE=1：执行存储单元：执行存储单元读操作读操作，输入缓冲器被关，输入缓冲器被关闭，输出缓冲器被打开。闭，输出缓冲器被打开。4.2.4 DRAM存储器存储器DRAM存储器：动态随机读写存储器。存储器：动态随机读写存储器。DRAM存储器的存储元存储器的存储元不使用锁存器不使用锁存器，而是用，而是用个小电容器个小电容器。优点优点：非常简单，集成度高，位成本较低。：非常简单，集成度高，位成本较低。缺点缺

10、点：超过一定周期，电容电荷泄漏而可能丢失：超过一定周期，电容电荷泄漏而可能丢失所存信息。所存信息。措施措施：必须及时补充电荷，这种过程叫做刷新或：必须及时补充电荷，这种过程叫做刷新或再生。再生。4.2.4 DRAM存储器存储器1、DRAM存储元的基本操作存储元的基本操作4.2.4 DRAM存储器存储器2、DRAM基本结构基本结构1M1位位DRAM存储器框图存储器框图4.3 只读存储器只读存储器ROM只读存储器简称只读存储器简称ROM，它，它只能读出不能写入只能读出不能写入。ROM的最大优点是具有不易失性，即使电源断的最大优点是具有不易失性，即使电源断电，电，ROM中存储的数据不会丢失，因而在计

11、算机中存储的数据不会丢失，因而在计算机系统中得到了广泛的应用。系统中得到了广泛的应用。ROM分为：分为：掩模掩模ROM和和可编程可编程ROM两类。两类。掩模式只读存储器（掩模式只读存储器（ROM）：这类）：这类ROM所存的所存的数据，在芯片制造过程中就确定了，使用时只能数据，在芯片制造过程中就确定了，使用时只能读出，不能改变。优点是可靠性高，集成度高。读出，不能改变。优点是可靠性高，集成度高。缺点是不能改写。这种器件只能专用，用户可向缺点是不能改写。这种器件只能专用，用户可向厂家定做。厂家定做。4.3 只读存储器只读存储器ROM可编程可编程ROM又可以分为两类：又可以分为两类：一次编程只读存储

12、器（一次编程只读存储器（PROM）：在产品出厂）：在产品出厂时，所有存储元均置成全时，所有存储元均置成全0或全或全1，用户根据需，用户根据需要可自行将某些存储元改为要可自行将某些存储元改为1或或0。多次改写编程的只读存储器，这类多次改写编程的只读存储器，这类ROM有有EPROM，E2PROM。4.3.1 掩模掩模ROM1、掩模、掩模ROM的阵列结构和存储元的阵列结构和存储元大部分大部分ROM芯片利用在行选线和列选线交叉点上芯片利用在行选线和列选线交叉点上的晶体管是导通或截止来表示存、的晶体管是导通或截止来表示存、1。168位位ROM阵列结构示意图阵列结构示意图4.3.1 掩模掩模ROM2、掩模

13、、掩模ROM的逻辑符号和内部逻辑框图的逻辑符号和内部逻辑框图4.3.1 掩模掩模ROM例例：用：用ROM实现位二进制码到格雷码的转换。实现位二进制码到格雷码的转换。解：利用解：利用ROM很容易实现两种代码转换。很容易实现两种代码转换。方法方法：将欲转换的二进制代码作为地址码送到：将欲转换的二进制代码作为地址码送到ROM的地址输入端，而将目标代码格雷码写入到的地址输入端，而将目标代码格雷码写入到对应的存储单元中。对应的存储单元中。4.3.1 掩模掩模ROM(1)列出二进制码到格雷码的转换真值表列出二进制码到格雷码的转换真值表(2)由真值表写出最小项表达式由真值表写出最小项表达式G3=(8,9,1

14、0,11,12,13,14,15)G2=(4,5,6,7,8,9,10,11)G1=(2,3,4,5,10,11,12,13)G0=(1,2,5,6,9,10,13,14)4.3.1 掩模掩模ROM3、ROM结构的点阵图表示法结构的点阵图表示法最小项表达式最小项表达式G3=(8,9,10,11,12,13,14,15)G2=(4,5,6,7,8,9,10,11)G1=(2,3,4,5,10,11,12,13)G0=(1,2,5,6,9,10,13,14)4.3.2 可编程可编程ROM1、EPROM存储元存储元2、E2PROM存储元存储元4.4 FLASH存储器存储器FLASHFLASH存储器存

15、储器也译成也译成闪速存储器闪速存储器，它是高密度非易，它是高密度非易失性的读写存储器。它既有失性的读写存储器。它既有RAM的优点，又有的优点，又有ROM的优点。的优点。闪速存储器中的闪速存储器中的存储元存储元，由单个，由单个MOS晶体管组晶体管组成：成：漏极漏极S和源极和源极D，控制栅和浮空栅。，控制栅和浮空栅。4.4 FLASH存储器存储器FLASH存储器的基本操作存储器的基本操作4.4 FLASH存储器存储器FLASH存储器的阵列结构存储器的阵列结构4.5 存储器容量的扩充存储器容量的扩充4.5.1 字长位数扩展字长位数扩展给定的芯片字长位数较短，不满足设计要求的存给定的芯片字长位数较短，

16、不满足设计要求的存储器字长，此时需要用多片给定芯片扩展字长位储器字长，此时需要用多片给定芯片扩展字长位数。数。方法方法：地址线和控制线公用，而数据线单独分开：地址线和控制线公用，而数据线单独分开连接。连接。所需芯片数所需芯片数：设计要求存储容量除以已知芯片存：设计要求存储容量除以已知芯片存储容量。储容量。4.5.1 字长位数扩展字长位数扩展例例：利用：利用64K8位位ROM芯片，设计一个芯片，设计一个64K16位的位的ROM。解解：两个芯片的地址总线公用，控制总线也公：两个芯片的地址总线公用，控制总线也公用，而数据线分成高位和低位。用，而数据线分成高位和低位。4.5.1 字长位数扩展字长位数扩

17、展例例：SRAM字长位数扩展字长位数扩展4.5.2 字存储容量扩展字存储容量扩展给定的芯片存储容量较小，不满足设计要求的总给定的芯片存储容量较小，不满足设计要求的总存储容量，此时需要用多片给定芯片来扩展字存储容量，此时需要用多片给定芯片来扩展字数。数。方法：数据总线和低位地址总线公用，控制总线方法：数据总线和低位地址总线公用，控制总线中中R/W公用，使能端公用，使能端EN不能公用，它由地址总线不能公用，它由地址总线的高位段译码来决定片选信号。的高位段译码来决定片选信号。所需芯片数所需芯片数：设计要求存储容量除以已知芯片存：设计要求存储容量除以已知芯片存储容量。储容量。4.5.2 字存储容量扩展

18、字存储容量扩展例例：DRAM存储容量扩展。存储容量扩展。detail.tmall/item.htm?spm=a220m.1000858.1000725.2.i8vbww&id=17168644839&areaId=&user_id=680956838&is_b=1&cat_id=50024549&q=%D3%B2%C5%CC&rn=2d36cc79b1a63d3839b08fd6dbf2a76b&standard=1intel/content/www/cn/zh/solid-state-drives/solid-state-drives-ssd.html作业作业4P127 2，7，9，10乔布

19、斯传：神一样的传奇王咏刚，周虹著202.120.96.42:8081/webpac/showbook.aspx?id=612307&addr=%D0%EC%BB%E3%B7%EE%CF%CD网页版：.sina/s/_60a24f9e0101psz1.html“NeXT反击战”：108页 1984年3月，在斯坦福大学举办的午宴上，乔布斯认识了一位斯坦福大学的生物化学教授保罗伯格（Paul Berg）。1980年，凭借在重组DNA分子方面的卓越贡献，伯格获得诺贝尔化学奖。伯格告诉乔布斯，自己在教学中常常被计算机性能低下困扰。当时的计算机内存小，运行速度慢，图像分辨率低，没有一台可以很好地模拟演示DNA分子的结构与变化。可如果不在计算机中模拟，完全靠生化实验，费用就太高了。伯格一直在寻找一台高性能的计算机，能够为科研和教学提供帮助。伯格对乔布斯说：“这台理想的电脑最好有3个M（100万）的指标。就是说，要有100万字节的内存，100万像素的显示器，以及每秒100万次的运算能力。”乔布斯被这个理想中的“3M电脑”打动了。小软件发大财 qianpu/2个人的公司，卖一个数据分析软件，覆盖全国。