(8086微处理器内部结构)课件.ppt

1、1李建俊电子工业出版社21.微型计算机原理的定义微型计算机原理的定义2.掌握微型计算机的基本结构掌握微型计算机的基本结构3.掌握微型计算机内部各部件的功能掌握微型计算机内部各部件的功能4.掌握掌握8086CPU各引脚的功能各引脚的功能5.了解了解8086/8088的区别的区别教学目标及要求教学目标及要求3教学重点及难点教学重点及难点重点：重点：微型计算机内部各部件的功能微型计算机内部各部件的功能难点：难点：8086各引脚的功能各引脚的功能4教学方法教学方法 多媒体演示多媒体演示 提问式，启发式提问式，启发式教学时数教学时数 25思路思路 微型计算机系统结构微型计算机系统结构 微型计算机内部结构

2、及各部件的结微型计算机内部结构及各部件的结构和功能构和功能 微处理器的外部引脚微处理器的外部引脚680868086微处理器知识点微处理器知识点p8086微处理器引脚信号p 8086微处理器典型时序分析7 学习外部特性学习外部特性,首先了解其引脚信号，关首先了解其引脚信号，关注以下几个方面：注以下几个方面：引脚的功能引脚的功能 信号的流向信号的流向 有效电平有效电平 三态能力三态能力输出正常的低电平、输出正常的低电平、高电平外，还可以高电平外，还可以输出高阻的第三态输出高阻的第三态898086CPU外部引脚 8088/8086CPU都具有都具有40条引脚，条引脚，采用双列直插式封装，有的引脚具采

3、用双列直插式封装，有的引脚具有有双功能双功能。为了减少芯片的引线，为了减少芯片的引线，8088/8086的许多引脚具有双重定的许多引脚具有双重定义和功能，采用义和功能，采用分时分时利用方式工作，利用方式工作，即在不同时刻，这些引线上的信号即在不同时刻，这些引线上的信号是不相同的。是不相同的。8088/8086的最大和最小两种工的最大和最小两种工作模式可以通过引脚选择作模式可以通过引脚选择10基本概念1、引脚的功能：引脚的功能：即引脚的定义，其即引脚的定义，其名字反映了该信号的作用即含义。名字反映了该信号的作用即含义。2、信号的流向：信号的流向：信号从芯片输出，信号从芯片输出，还是从外部输入芯片

4、，或双向。还是从外部输入芯片，或双向。3、有效电平：有效电平：使引脚起作用的使引脚起作用的逻辑逻辑电平。电平。4、三态能力：三态能力：有些引脚除了能正常有些引脚除了能正常输入输出外，还能输出高阻状态，此输入输出外，还能输出高阻状态，此时表示芯片已放弃了对该引脚的控制，时表示芯片已放弃了对该引脚的控制，使之悬空，以方便其他设备接管对它使之悬空，以方便其他设备接管对它的控制的控制11逻辑门ABY或或ABY与与AY非非ABY与与CABY或或CABY或或非非ABY与与非非一般逻辑门一般逻辑门只有只有两种输出状态两种输出状态：高电平高电平 低电平低电平 12三态门三态门三态门AYEN高电平高电平低电平低

5、电平高阻态高阻态 三态门比逻辑门增加了一个控制端三态门比逻辑门增加了一个控制端EN（又称高能端）当（又称高能端）当控制端有效时，三态门处于工作态，否则处于控制端有效时，三态门处于工作态，否则处于高阻态高阻态 高阻态：相当于该门和它连接的电路处于高阻态：相当于该门和它连接的电路处于断开断开的状态的状态.主主要是用于总线的连接要是用于总线的连接,因为总线只允许同时有一个使用者。因为总线只允许同时有一个使用者。逻辑门逻辑门高电平高电平低电平低电平AY138086/8088CPU外部引脚1、AD15AD0（Address Data Bus）分时复用的地址分时复用的地址/数据线，数据线，传送地址时三态输

6、出。传送地址时三态输出。传送数据时可双向三态传送数据时可双向三态 输入输入/输出。输出。148086CPU外部引脚2、A19/S6A16/S3（Address/Status）分时复用的地址分时复用的地址/状态线，状态线，作地址线时作地址线时，用，用A19A16与与 AD15AD0一起构成访问一起构成访问 存储器的存储器的20位物理地址。位物理地址。注意：注意：当当CPU访问访问I/O端口时，端口时，A19A16保持为保持为0。158086CPU外部引脚2、A19/S6A16/S3（Address/Status）分时复用的地址分时复用的地址/状态线，状态线，作状态线时作状态线时，S6S3用来输出

7、状态用来输出状态信息。信息。S4S3用来确定当前使用的段用来确定当前使用的段寄存器。寄存器。S4 S3 段寄存器段寄存器 0 0 ES 0 1 SS 1 0 CS(I/O,INT)1 1 DS168086CPU外部引脚2、A19/S6A16/S3（Address/Status）分时复用的地址分时复用的地址/状态线。状态线。S4 S3 段寄存器段寄存器 0 0 ES 0 1 SS 1 0 CS(I/O,INT)1 1 DSS5 用来表示中断标志状态。用来表示中断标志状态。当当IF1时，时，S5置置1。S6 恒保持为恒保持为0。178086CPU外部引脚3、RD(Read)读信号，三态输出，低电平

8、有效。读信号，三态输出，低电平有效。表示当前表示当前CPU正在正在读读存储器或存储器或I/O端口。端口。4、WR(Write)写信号，三态输出，低电平有效。写信号，三态输出，低电平有效。表示当前表示当前CPU正在正在写写存储器或存储器或I/O端口。端口。188086CPU外部引脚高电平：表示高电平：表示CPU正在访问正在访问 存储器。存储器。低电平：表示低电平：表示CPU正在访问正在访问 I/O端口。端口。、M/IO(Memory/IO)存储器或存储器或I/O端口访问信号，端口访问信号，三态输出。三态输出。198086CPU外部引脚6、BHE/S7(Bus High Enable/Status

9、)总线高字节有效信号总线高字节有效信号该信号三态输出，低电平有效。该信号三态输出，低电平有效。用来表示数据总线上的数据是否有效用来表示数据总线上的数据是否有效BHEAD0总线使用情况总线使用情况0016位数据总线上进行字传位数据总线上进行字传送送01高高8位数据总线上进行字位数据总线上进行字节传送节传送10低低8位数据总线上进行字位数据总线上进行字节传送节传送11无效无效208086CPU外部引脚7、READy准备就绪信号，由准备就绪信号，由外部输入外部输入，高电平，高电平有效。它是由被访问的内存或有效。它是由被访问的内存或I/O设备设备发出的响应信号，当其有效时，表示发出的响应信号，当其有效

10、时，表示存储器或存储器或I/O设备已准备好，设备已准备好，CPU可以可以进行数据传送。进行数据传送。高电平：表示高电平：表示CPU要访问的存储器要访问的存储器或或I/O端口已为传送做好准备。端口已为传送做好准备。无效时：无效时：CPU插入一个或几个等待插入一个或几个等待周期周期TW，直到，直到READY信号有效为信号有效为止。止。218086CPU外部引脚8、TEST测试信号，由测试信号，由外部输入外部输入，低电平有效。低电平有效。当当CPU执行执行WAIT指令时，每隔指令时，每隔5个个时钟周期对时钟周期对TEST进行一次测试。进行一次测试。有效：有效：CPU执行下一条指令。执行下一条指令。无

11、效：无效：CPU处于等待状态。处于等待状态。228086CPU外部引脚9、INTR(Interrupt Request)可屏蔽中断请求信号，由外部输入，可屏蔽中断请求信号，由外部输入，高电平有效。高电平有效。高电平：表示外部向高电平：表示外部向CPU发出中断发出中断 请求。请求。CPU一旦测试到中断请求信号，并一旦测试到中断请求信号，并且且IF=1时，暂停正在执行的操作转时，暂停正在执行的操作转入中断响应周期。入中断响应周期。238086CPU外部引脚10、NMI(Non-Mackable Interrupt Reguest)不可屏蔽中断请求信号，不可屏蔽中断请求信号，CPU一旦测试到一旦测试

12、到NMI有效信号，当有效信号，当前指令执行完后就自动响应中断。前指令执行完后就自动响应中断。248086CPU外部引脚11、INTA(Interrupt Acknowledge)中断响应信号，中断响应信号，向外部输出向外部输出，低电，低电平有效。平有效。表示表示CPU响应了外部发来的响应了外部发来的INTR信号。信号。258086CPU外部引脚12、RESET复位信号，复位信号，由外部输入由外部输入，高电平有效高电平有效RESET信号至少保持信号至少保持4个个时钟周时钟周期。期。CPU接收到该信号后，停止操接收到该信号后，停止操作，并将标志寄存器，段寄存器，作，并将标志寄存器，段寄存器，指令指

13、针指令指针IP和指令队列等复位到初和指令队列等复位到初始状态。始状态。268086CPU外部引脚13、HOLD（Hold Request）总线请求信号，由外部输入，总线请求信号，由外部输入，高电平有效。高电平有效。通过此引脚总线的主控者向通过此引脚总线的主控者向CPU请求使用总线。请求使用总线。14、HLDA（Hold Acknowlege）总线响应信号，向外部输出，总线响应信号，向外部输出，高电平有效。高电平有效。CPU一旦测试到一旦测试到HOLD请求时，就在请求时，就在当前总线周期结束时，使当前总线周期结束时，使HLDA有有效，表示响应这一总线请求，并立即效，表示响应这一总线请求，并立即让

14、出总线使用权。让出总线使用权。278086CPU外部引脚15、CLK（Clock）主时钟信号，由主时钟信号，由8284时钟发生器时钟发生器输入。输入。16、VCC（电源）（电源）8086CPU只需要单一的只需要单一的5V电源，电源，由由VCC输入。输入。288086CPU外部引脚17、ALE（Address Latch Enatle）地址锁存允许信号，地址锁存允许信号，向外部输出向外部输出，高，高电平有效。电平有效。当它为当它为高电平高电平时，表明时，表明CPU地址线上地址线上有有效地址。有有效地址。当它为当它为低电平低电平时，对地址进行锁存时，对地址进行锁存在最小模式系统中用来作地址锁存器在

15、最小模式系统中用来作地址锁存器8282/8283的选通信号的选通信号18、DEN（Data Enable）数据允许信号，三态输出，低电平数据允许信号，三态输出，低电平有效。当它为低电平时，表时数据有效。当它为低电平时，表时数据 线上有有效数据。在最小模式系统中线上有有效数据。在最小模式系统中用来用数据收发器用来用数据收发器8286/8287的选通的选通信号信号298086CPU外部引脚19、DT/R（Data Transmit/Receive）数据发送数据发送/接收控制信号，三态输出。接收控制信号，三态输出。在最小模式系统中用来控制数据的传在最小模式系统中用来控制数据的传送方向。送方向。高电平

16、时，表示数据从高电平时，表示数据从CPU向向外部输出，即完成写操作。外部输出，即完成写操作。低电平时，表示数据从外部向低电平时，表示数据从外部向CPU输入，即完成读操作。输入，即完成读操作。308086CPU的两种模式的两种模式 最小模式最小模式 MN/MX接接+5V 构成小规模的应用系统构成小规模的应用系统,只有只有8086一个微处理器一个微处理器,所有的总线控制信号均为所有的总线控制信号均为8086产生，系统中的总线产生，系统中的总线控制逻辑电路，减少到最少。控制逻辑电路，减少到最少。最大模式最大模式 MN/MX接地。接地。用于大型（中型）用于大型（中型）8086/8088系统中系统中,系

17、统总是包含有系统总是包含有两个或多个微处理器，其中一个主处理器就是两个或多个微处理器，其中一个主处理器就是8086或或8088，其它的处理器称协处理器，协助主处理器，其它的处理器称协处理器，协助主处理器工作。工作。需要总线控制器来变换和组合控制信号。需要总线控制器来变换和组合控制信号。318086CPU最小工作模式最小工作模式是一个以最小工作模式是一个以8086为主体的单处理为主体的单处理器系统，所有控制信号均由器系统，所有控制信号均由CPU直接提供。直接提供。最小工作模式系统包括硬件如下：最小工作模式系统包括硬件如下：一片时钟发生器一片时钟发生器8284A；三片地址锁存器三片地址锁存器828

18、2；两片数据收发器两片数据收发器8286/8287；如图如图328086微微处处理理器器8284时钟时钟发生器发生器地址锁存器地址锁存器数据收发器数据收发器只读存储器只读存储器ROM随机存储器随机存储器RAM8259中断中断控制器控制器8237DMA控制控制8253定时定时控制器控制器8255并行并行接口接口地址总线地址总线数据总线数据总线控制总线控制总线CPU系统系统33 地址地址锁存储器锁存储器8282（三片）（三片）DENDT/RM/IOWRRDHOLDHLDAINTRINTACLK收发器收发器8286（两片）（两片）数据总线（数据总线（16根）根）控制总线控制总线READYRESET8

19、086MN/MX+5VA0 A19D0 D15CPU产生产生地址总线地址总线(20根根)功能:8284A8284A是是8086CPU8086CPU系统的时钟系统的时钟发生器芯片，它为发生器芯片，它为8086CPU8086CPU系统提供系统提供所需要的时钟信号、复位信号所需要的时钟信号、复位信号(RESET)(RESET)和就绪信号和就绪信号(READY)(READY)。34系统的复位和启动操作标志寄存器标志寄存器清零清零IP0000HCSFFFFHDS0000HSS0000HES0000H指令队列指令队列空空其它寄存器其它寄存器0000H35地址锁存器(8282)？为什么为什么要用到要用到82

20、82 8086/8088的地址的地址/数据和地址数据和地址/状态总线时分时复用的。状态总线时分时复用的。即在总线使用过程中即在总线使用过程中AD0AD15既要传送地址又要传送数据，而既要传送地址又要传送数据，而地址状态总线既要传送地址又要地址状态总线既要传送地址又要传送状态信息。当传送状态信息。当 存储器存储器或或I/O接口电路接口电路通常要求在与通常要求在与CPU进行进行数据传送时，在整个总线周期内数据传送时，在整个总线周期内须保持稳定的地址信息。需要在须保持稳定的地址信息。需要在总线周期的第一个时钟周期内总线周期的第一个时钟周期内,用用8282所存地址。所存地址。36地址锁存器(8282)

21、引脚引脚:DI0-DI7:8位数据输入端位数据输入端 DO0-DO7:8位数据输出端位数据输出端 STB：锁存信号锁存信号 CPU的的ALE接接8282的的STB引脚，引脚，ALE高电平地址信号直通，由高电平地址信号直通，由 高电平变低电平锁存地址高电平变低电平锁存地址 OE：输出允许信号输出允许信号 OE=0时时,8282处于工作状态处于工作状态.把把 8282中存放的数据放到中存放的数据放到8282的的 数据输出端数据输出端 DO0-DO7上上 OE=1时时,数据输出端数据输出端DO0-DO7 处于高阻态处于高阻态注意注意:8082是是8位锁存器芯片，位锁存器芯片，单向单向 传送传送8位数

22、据。位数据。37地址锁存器(8282)38地址锁存器(8282)8282芯片的工作过程是：芯片的工作过程是：首先使控制引脚首先使控制引脚OE为为0，使使8282处于工作状态，然处于工作状态，然后使控制引脚后使控制引脚STB=1，开，开启启8282，传送数据，再使，传送数据，再使控制引脚控制引脚STB0，数据被，数据被保存在输出端。保存在输出端。如图3940数据收发器(8286/8287)用于在用于在CPU和系统总线之间双向缓冲和系统总线之间双向缓冲数据。数据。其引脚如下：其引脚如下：T引脚：控制方向，与引脚：控制方向，与CPU的的DT/R连连 结。结。高电平从高电平从CPU输出输出，低电平低电

23、平CPU 接收数据接收数据 OE控制输出，与控制输出，与DEN连结。有效允许连结。有效允许 输出，反之不允许。输出，反之不允许。8286的的A0A7与与CPU的的AD0AD15连结连结 （两个（两个8286），传送数据时，），传送数据时，8282把把 AD0AD15上的地址信号锁存起来，上的地址信号锁存起来，8286开始传送数据。开始传送数据。注意注意:8286为为8位的数据收发器芯片，位的数据收发器芯片，双向双向传送传送8位数据位数据 41数据收发器(8286/8287)8286芯片的工作过程是：芯片的工作过程是：当当OE=0时，芯片处于工时，芯片处于工作状态，作状态，T1时时:数据从数据从

24、A7A0流流 向向B7B0；T=0时时:数据从数据从B7B0流流 向向A7A0，所以所以T引脚用于控制数据引脚用于控制数据传送方向。传送方向。42DT/DT/R R =1=1，T=1 A=BT=1 A=B，发送；，发送；DT/DT/R R =0=0，T=0 B=AT=0 B=A，接收，接收;43最小模式最小模式 地址锁存器地址锁存器82823STB OE数据收发器数据收发器OE 82862 T A15A8S6S3/A19A16AD7AD0ALECLKRESETREADYMN/MXVCCGNDGNDDENDT/RIO/MWRRDHOLDHLDAINTRINTANMITESTSSO8086CPU地

25、址总线地址总线数据总线数据总线控制总线控制总线8284A CLKRESETREADY+5V内内存存I/O接口接口448086CPU最大工作模式总说：总说：在最小模式下，在最小模式下，CPU必须配有必须配有8282、8284、8286才能构成整个微处理器系统，才能通过地才能构成整个微处理器系统，才能通过地址、数据、控制总线与外部设备联系，控制外址、数据、控制总线与外部设备联系，控制外设工作。设工作。在最大模式下，除了上述还需要配置在最大模式下，除了上述还需要配置8288总线总线控制器，控制器，8289总线裁决器才能构成微处理器系总线裁决器才能构成微处理器系统。由统。由8288对处理器发出的控制信

26、号进行变换对处理器发出的控制信号进行变换和组合，最终由和组合，最终由8288产生总线控制信号产生总线控制信号，而不，而不是由是由CPU直接产生直接产生458086微微处处理理器器8284时钟时钟发生器发生器82828286只读存储器只读存储器ROM随机存储器随机存储器RAM8259中断中断控制器控制器8237DMA控制控制8253定时定时控制器控制器8255并行并行接口接口地址总线地址总线数据总线数据总线控制总线控制总线CPU系统系统828982888086CPU最大工作模式46最大模式8086CPU外部引脚8086CPU工作在最大模式系统工作在最大模式系统中几个引脚的重新定义中几个引脚的重新

27、定义:1.S0,S1,S2(Bus Cycle Status)总线周期状态信号总线周期状态信号,三态输出三态输出.它它们提供当前总线周期中所进行们提供当前总线周期中所进行的数据传输过程的类型。由总的数据传输过程的类型。由总线控制器线控制器8288根据这些对存储根据这些对存储器及器及I/O进行控制进行控制.47最大模式8086CPU外部引脚S2S1S0操作过程操作过程000发中断响应信号发中断响应信号001读读I/O端口端口010写写I/O端口端口011暂停暂停100取指令取指令101读内存读内存110写内存写内存111无源状态无源状态上表中的总线周期状态中至少应有一个上表中的总线周期状态中至少

28、应有一个状态为低电平，便可进行一种总线操作状态为低电平，便可进行一种总线操作。当都为高电平时表明操作过程即将结。当都为高电平时表明操作过程即将结束，而另一个新的总线周期尚末开始，束，而另一个新的总线周期尚末开始，这时称为这时称为“无源状态无源状态”。而在总线周期。而在总线周期的最后一个状态（即的最后一个状态（即T4状态）中只要有状态）中只要有一个信号改变，就表明是下一个新的总一个信号改变，就表明是下一个新的总线周期开始。线周期开始。48最大模式8086CPU外部引脚8086CPU工作在最大模式系统中几个工作在最大模式系统中几个引脚的重新定义引脚的重新定义:2.LOCK 封锁信号封锁信号 三态输

29、出三态输出,低电平有效低电平有效.LOCK有效时表示有效时表示CPU不允许其它不允许其它 总线主控者占用总线总线主控者占用总线.这个信号由软件设置这个信号由软件设置.则在执行这则在执行这 条指令期间条指令期间,LOCK 保持有效保持有效,即在即在 指令执行期间指令执行期间,封锁其它主控者使用封锁其它主控者使用 总线总线.可防止可防止8086中断时总线被其它主控中断时总线被其它主控 部件所占用，在中断过程中，也自部件所占用，在中断过程中，也自 动变为低电平动变为低电平 49最大模式8086CPU外部引脚8086CPU工作在最大模式系统工作在最大模式系统中几个引脚的重新定义中几个引脚的重新定义:3

30、.RQ/GT1，RQ/GT0(Request/Grant)请求请求/同意信号同意信号,双向双向,低电平有低电平有 效效.输入时表示其它主控者请求输入时表示其它主控者请求 使用总线，输出时表示使用总线，输出时表示CPU 对总线请求的响应信号，两对总线请求的响应信号，两条条 线可同时与两个主控者相连。线可同时与两个主控者相连。但是但是GT0的优先级比的优先级比GT1的高。的高。50最大模式8086CPU外部引脚8086CPU工作在最大模式系统工作在最大模式系统中几个引脚的重新定义中几个引脚的重新定义:4.QS1,QS0 指令队列状态指令队列状态,向外部输出向外部输出.用来表示用来表示CPU中指令队

31、列当中指令队列当 前的状态前的状态.编码如下编码如下:QS1 QS2含义含义 0 0无操作无操作 0 1从队列中取第一个字节从队列中取第一个字节 1 0队列已空队列已空 1 1从队列中取后续字节从队列中取后续字节518086CPU最大模式图528086CPU内部结构图内部结构图538088CPU内部结构图内部结构图548086CPU和8088CPU的区别8088CPU是继是继8086之后推出的准十六位之后推出的准十六位CPU，基，基本功能相同，不同点在于：本功能相同，不同点在于：1.外部数据总线差别：外部数据总线差别：8086CPU外部总线外部总线16位位;8088外部总线外部总线8位位;2.指令队列差别：指令队列差别：8086CPU指令队列可容纳指令队列可容纳6条指令条指令;8088CPU指令队列可容纳指令队列可容纳4条指令条指令;当当8086的指令队列中有两个空字节（的指令队列中有两个空字节（8088为一个空字为一个空字节），总线接口部件就会自动把指令取到指令队列中。节），总线接口部件就会自动把指令取到指令队列中。55总结8086CPU各引脚的功能各引脚的功能8086/8088的区别的区别56作业复习该节课内容复习该节课内容