3-存储器与并行口课件.ppt

1、8051单片机的存储器8051的存储器采用哈佛结构：程序存储器（ROM）和数据存储器（RAM）分别是两个存储空间。存储器与存储空间z存储空间由一组连续的地址决定z存储空间空间的大小由地址位数决定y 216=65536=64KBy 28=256 Bytez程序存储器选择：16位地址总线、PSENz数据存储器选择：16位地址总线、WR、RD8051总线组成程序存储器片外扩充程序存储器片内程序存储器0000H0FFFHFFFFHEA=0 1数据存储器0000HFFFFH外扩数据存储器及I/O接口片内RAM及特殊功能寄存器00H7FH80HFFHRAMSFR8052RAM内RAM00H-07H08H-

2、0FH10H-17H18H-1FH20H2FH30H7FH 8051内RAM为128Byte其中包括00H-1FH四组工作寄存器20H-2FH 16字节 128位位处理单元堆栈8051内RAM使用方便，但资源有限，所以使用时应精心分配。3区2区1区0区工作寄存器z00H-1FH分为四组工作寄存器，由PSW中RS1、RS0选择。RS1 RS0 0 0 0区工作寄存器 0 1 1区工作寄存器 1 0 2区工作寄存器 0 1 3区工作寄存器z寄存器编号：R0 R7位处理单元20H21H22H2DH2EH2FH000102030405060708090A0B0C0D0E0F7F7E7D7C7B7A79

3、78D0D7堆栈z8051堆栈只能设置在内RAM中z复位时堆栈指针初值为07Hz8051堆栈的操作方式为y(SP)+1SP 数据入栈y数据出栈 (SP)-1SPz栈区从08H开始z一般应将栈区移至高端RAM如：MOV SP,5FH特殊功能寄存器SFRz特殊功能寄存器包括yACC B SP PSW DPH DPLy并行口 串行口 定时/计数器 y中断控制寄存器 IE IP 等z特殊功能寄存器地址从80H-FFHz特殊功能寄存器中凡地址能被8整除的单元都有位寻址功能8051单片机的并行I/O口8051有4个8位并行I/O口：P0 P1 P2 P3 并行I/O口是特殊功能寄存器（SFR）并行I/O口

4、z8051单片机有4个8位并行I/O口分别为：yP0口 80H 可用于组成DB和AB低8位yP1口 90H yP2口 0A0H 可用于组成AB高8位yP3口 0B0H 第二功能用于中断、串行口、计 数输入及外RAM读写控制zP0口为双向I/O口可带8个LSTTL负载zP1P3口为准双向I/O口，输入之前应先写“1”，可带4个LSTTL负载n各并行口复位状态均为0FFHn对各并行口的读操作分为：y读端口 （MOV A,Px 指令）y读锁存器 （读-修改-写指令）n并行口P1P3内有上拉电阻P1口结构DCLQQTP1.n引脚VCC读锁存器读引脚写锁存器内部总线内部上拉电阻P1.n 锁存器P1口功能

5、z用作双向I/O口，内部带上拉电阻z用于输入时，对应的输出锁存器应写“1”z负载能力为4个LSTTL负载P0口结构DCLQQT2P0.n引脚VCC读锁存器读引脚写锁存器内部总线P0.n 锁存器T1MUX地址/数据控制P0口功能z外扩存储器或接口时，用于数据总线和地址总线低8位z作输出口时需要外加上拉电阻z用于输入时，对应的输出锁存器应写“1”z负载能力为8个LSTTL负载P2口结构DCLQQTP2.n引脚VCC读锁存器读引脚写锁存器内部总线内部上拉电阻P2.n 锁存器MUX地址控制P2口功能z外扩存储器或接口时作地址总线高8位z作输出口时内部带上拉电阻z用于输入时，对应的输出锁存器应写“1”z

6、负载能力为4个LSTTL负载MCS-51总线组成P3口结构DCLQQTP3.n引脚VCC读锁存器读引脚写锁存器内部总线内部上拉电阻P3.n 锁存器第2输出功能第2输入功能P3口功能zP3为多功能端口，第二功能见表1.4z作输出口时内部带上拉电阻z用于输入时，对应的输出锁存器应写“1”z负载能力为4个LSTTL负载P3口第二功能zP3.0 RXD 串行口输入zP3.1 TXD 串行口输出 zP3.2 INT0 外部中断0输入zP3.3 INT1 外部中断1输入zP3.4 T0 计数器0脉冲输入zP3.5 T1 计数器1脉冲输入zP3.6 WR 片外数据存储器写选通zP3.7 RD 片外数据存储器

7、读选通8051的工作方式CHMOS低功耗方式z两种低功耗方式z空闲方式z掉电方式z低功耗方式由PCON控制z注意PCON不能位控电源控制寄存器 PCON(87H)zSMOD=“1”串行口波特率加倍zGF1,GF0 通用标志zPD=“1”进入掉电方式（时钟停振）zIDL=“1”进入空闲方式（内部时钟封锁）正常 空闲 掉电80C51(12MHz)5V 16mA 5V 3.7mA 2V 50nASMODXXXGF1GF0PDIDL空闲方式z进入：置PCON中IDL（D0）位为“1”z空闲方式切断CPU内部时钟，中断逻辑，定时器，串行口继续工作，CPU内部状态保持原样。zVcc=+5V，电流3mA。z退出：中断或硬件复位掉电操作方式z正常工作时由VCC提供+5V电源，掉电时，内RAM中数据将丢失。z8051可通过在RST/VPD端加备用电源，保护内RAM中数据。z检测到掉电后，将需保护的数据送入内RAM中。掉电方式z进入：置PCON中PD（D1）位为“1”z掉电方式振荡器停振，Vcc电源仅保持内部RAM及SFR不变。zVcc=2V，电流仅为50Az退出：硬件复位