1、2023-1-62023-1-6CMOS静态组合门电静态组合门电路的延迟（速度）路的延迟（速度）2023-1-6延迟时间实测方法2023-1-6本节内容本节内容n延迟时间的估算方法延迟时间的估算方法n负载电容的估算负载电容的估算n传输延迟时间估算举例传输延迟时间估算举例n缓冲器最优化设计缓冲器最优化设计2023-1-6一、延迟时间的估算方法一、延迟时间的估算方法RNVin=VDDDDtoutVeV1/DDtoutVeV)1(2/Vin=0VinVout设输入为阶跃信号，则设输入为阶跃信号，则Vout上升上升(或下降）到或下降）到0.5VDD时，对应时，对应tPLHtPHLLPLPPLHCRCR
2、t69.0)2(ln)2(ln1LNLNPHLCRCRt69.0)2(ln)2(ln2等效电阻等效电阻负载电容负载电容反相器反相器的延迟的延迟2023-1-6CMOS与非门的延迟与非门的延迟一般只关注一般只关注最坏的情况最坏的情况2023-1-6等效电阻的估算等效电阻的估算等效（平均）电阻一般取等效（平均）电阻一般取0.75R0VDDVDDR0L:0.25umW:0.5umR0约约8K欧欧2023-1-6负载电容的估算负载电容的估算CselfCwireCfanoutCload=Cself+Cwire+Cfanout总负载总负载电容电容自身电自身电容容连线电连线电容容扇出电扇出电容容CGCGCG
3、2023-1-6n扇出电容扇出电容负载电容的估算（负载电容的估算（cont.)CfanoutCCG GVinVoutCGpCGnC CG GC CGnGn+C+CGpGp2023-1-6截止截止(VGSVTH,VDSVTH,VDS VGS-VTH)2023-1-6n自身电容自身电容负载电容的估算（负载电容的估算（cont.)设输入为阶跃信号，则设输入为阶跃信号，则Vout从从0上上升升(或从或从VDD下降）到下降）到0.5VDD时，时，晶体管（对于短沟道晶体管）处晶体管（对于短沟道晶体管）处于截止或饱和态，因此于截止或饱和态，因此CGD只剩交只剩交叠电容。叠电容。VinVoutCGS、CSB、
4、CGB与输出端与输出端D无关无关只有扩散电容只有扩散电容CDB和和CGD与输出端与输出端D有关有关2023-1-62023-1-6MOSFET交叠电容交叠电容CGDO2CGDO栅漏密勒栅漏密勒电容电容2023-1-6n自身电容自身电容负载电容的估算（负载电容的估算（cont.)因此，自身电容为：因此，自身电容为：Cself=CDBn+2CGDOn+CDBp+2CGDOp2CGDOVoutCDBpCDBnn连线电容连线电容短线可忽略，长线需考虑短线可忽略，长线需考虑深亚微米级后，连线电容深亚微米级后，连线电容变得不可忽略变得不可忽略2023-1-6CMOS逻辑门传输延迟举例逻辑门传输延迟举例20
5、23-1-6CMOS逻辑门传输延迟举例逻辑门传输延迟举例2023-1-6各种各种CMOS门电路的传输延迟门电路的传输延迟0.75CinvR0LELE倍倍0.75CinvR0:FO=1时，反向器的延迟时间时，反向器的延迟时间f:Fan outLE:Logical Effort输入信号数输入信号数反向器反向器2023-1-6传输延迟时间的估算：传输延迟时间的估算：8输入输入AND输入信号数输入信号数反向器反向器2023-1-6缓冲器速度最优化设计缓冲器速度最优化设计CL=160fFWP=2mmWn=1mm=0.75R0C =0.75R0CSelf+0.75R0CL =0.75(3 1fF)4k0.
6、75 160fF 4k=345pS约为约为3M忽略连线电容忽略连线电容2023-1-6缓冲器速度最优化设计缓冲器速度最优化设计C=160fFWP=2mmWn=1mm=0.75R0C减小减小在改善了本级电路延迟时间的同时在改善了本级电路延迟时间的同时加大了本身的栅极电容加大了本身的栅极电容2023-1-6缓冲器速度最优化设计缓冲器速度最优化设计=0.75 (3f+13.5f)4k(9f+40.5f)4k/3(27f+160f)4k/9 =162=112pSC=160fFWP=2mmWn=1mmWP=6mmWn=3mmWP=18mmWn=9mm2023-1-6缓冲器速度最优化设计缓冲器速度最优化设
7、计=0.75 (3f+9f)4k(6f+18f)4k/2(12f+36f)4k/4 (24f+72f)4k/8 (48f+160f)4k/16 =183=126pSC=160fFWP=2mmWn=1mmWP=4mmWn=2mmWP=8mmWn=4mmWP=16mmWn=8mmWP=32mmWn=16mm2023-1-6CL23456789101.051.11.151.251.31.151.21.351.4a aCin缓冲器速度最优化设计缓冲器速度最优化设计2023-1-6减小延迟的版图设计典型例子减小延迟的版图设计典型例子栅极栅极/扩散扩散覆盖电容覆盖电容CO=0.3=0.3fF/m mm 扩散电容扩散电容(p和和n相同相同)底面底面:CJ=2fF/m mm2周边周边:CJSW=0.25fF/m mmn栅极电容栅极电容n扩散电容扩散电容2023-1-6使扩散电容减小的版图设计使扩散电容减小的版图设计双指状晶双指状晶体管体管2023-1-6L2.5L大尺寸晶体管的设计大尺寸晶体管的设计2023-1-6作业：作业：比较当比较当FO=1时下列两种时下列两种4输入输入AND门，哪一种门，哪一种速度更快速度更快CABCDABCDC214/35/3
侵权处理QQ：3464097650--上传资料QQ：3464097650
【声明】本站为“文档C2C交易模式”，即用户上传的文档直接卖给（下载）用户，本站只是网络空间服务平台，本站所有原创文档下载所得归上传人所有，如您发现上传作品侵犯了您的版权，请立刻联系我们并提供证据，我们将在3个工作日内予以改正。