ch21-第二节--其它类型TTL门电路-数字电子技术基础-教学课件.ppt

1、问题引入问题引入10普通普通TTL门输出端并联出现的问题门输出端并联出现的问题 两个两个TTL与非门输出端直与非门输出端直接并联，设门接并联，设门1输出高电平、门输出高电平、门2输出低电平，则产生一个大电流。输出低电平，则产生一个大电流。门门1输出高电输出高电平，平，T4导通、导通、T5截止。截止。门门2输出低电平，输出低电平，T5导通。导通。1.抬高门抬高门2输出低电平；输出低电平；2.会因功耗过大损坏门电路。会因功耗过大损坏门电路。注：注：普通普通TTL输出端不能直接输出端不能直接并联使用。并联使用。Ucc门门1的的R5、T4门门2的的T5 产生一个大电流。产生一个大电流。第二节第二节 其

2、它类型其它类型TTL门电路门电路 集电极开路门（集电极开路门（OC门）门）三态输出逻辑门（三态输出逻辑门（TSL门）门）或非门、与或非门和异或门或非门、与或非门和异或门 （一）一）OC门的电路结构门的电路结构 当输入端全为高当输入端全为高电平时，电平时，T2、T5导通，导通，输出输出F为低电平；为低电平；输入端有一个为输入端有一个为低电平时，低电平时，T2、T5截截止，输出止，输出F高电平接高电平接近电源电压近电源电压UC。OC门实现与非逻门实现与非逻辑功能。辑功能。集电极开路门（集电极开路门（OC门）门）输出低电平输出低电平0.3V高电平为高电平为UC（5-30V）ABF 逻辑符号：逻辑符号

3、：RLUC集电极开路与非门（集电极开路与非门（OC门）门）（二）二）OC 门实现线与逻辑门实现线与逻辑21 FFF_CDAB_CDAB负载电阻负载电阻RL的选择的选择（自学，且为考（自学，且为考试内容。）试内容。）集电极开路门（集电极开路门（OC门）门）相当于与逻辑相当于与逻辑FRLUC等效逻辑符号等效逻辑符号（三）三）OC门应用门应用-电平转换器电平转换器 OC 门需外接电阻，所以电源门需外接电阻，所以电源UCC可以选可以选5V30V。OC 门作为门作为TTL电路可以和其它不同类型、不同电平的逻辑电路可以和其它不同类型、不同电平的逻辑电路进行连接。电路进行连接。集电极开路门（集电极开路门（O

4、C门）门）当当UDD=UCC时时，如如CMOS电源电压电源电压UDD =5V，一般，一般TTL门可以直接驱动门可以直接驱动CMOS门。门。TTL电路驱动电路驱动CMOS电路图电路图 当当UD DUC C时时，如，如CMOS的的UDD=5V18V，特特别是别是UDD UCC时，可以选用时，可以选用TTL的的OC门电路实现电平变门电路实现电平变换。换。（三）三）OC门应用门应用-驱动感性器件驱动感性器件 在数字设备中，常会碰到用门电路驱动大电流的情况，在数字设备中，常会碰到用门电路驱动大电流的情况，例如驱动感性器件，利用例如驱动感性器件，利用OC门可以实现大电流的驱动。合门可以实现大电流的驱动。合

5、理选择理选择UC，使驱动电流小于使驱动电流小于OC门中门中T5所能承受的最大值。所能承受的最大值。集电极开路门（集电极开路门（OC门）门）驱动干簧继电器驱动干簧继电器的电路连接的电路连接驱动脉冲变压器驱动脉冲变压器的电路连接的电路连接三态输出逻辑门（三态输出逻辑门（TSL门）门）（一）三态门工作原理（一）三态门工作原理 当当 E=0时，时，T4截止，截止，C端输出高电平端输出高电平，D2截止，则右侧截止，则右侧电路执行正常与非功能电路执行正常与非功能F=AB。101V1V输出输出F端处于高阻状态记为端处于高阻状态记为Z。Z当当 E=1时，时，TSL门输出具有高、低电门输出具有高、低电平状态外，

6、还有第三种输出状平状态外，还有第三种输出状态态 高阻状态高阻状态，又称又称禁止态禁止态或失效态。或失效态。非门是三态门的非门是三态门的状态控制部分状态控制部分六管六管TTL与非门与非门T6、T7、T9、T10均截止均截止增加部分增加部分E使能端使能端高阻状态与非功能 Z 10_EE_F ABF高阻状态与非功能 Z 01EE_FABF使使能能端端的的两两种种控控制制方方式式低电平使能低电平使能高电平使能高电平使能三态门的逻辑符号三态门的逻辑符号ABF EFAB E三态输出逻辑门（三态输出逻辑门（TSL门）门）（二）（二）三态门的应用三态门的应用1.三态门广泛用于数据总线结构三态门广泛用于数据总线

7、结构 任何时刻只能任何时刻只能有一个控制端有有一个控制端有效，即只有一个效，即只有一个门处于数据传输，门处于数据传输，其它门处于禁止其它门处于禁止状态。状态。总线总线三态输出逻辑门（三态输出逻辑门（TSL门）门）（二）（二）三态门的应用三态门的应用2.双向传输双向传输 当当E=0时，门时，门1工作，门工作，门2禁止，禁止，数据从数据从A送到送到B；E=1时，门时，门1禁禁止，门止，门2工作，数据工作，数据从从B送到送到A。三态输出逻辑门（三态输出逻辑门（TSL门）门）A=1时，时，T2、T4导通，导通，T3截止，输出截止，输出F=0；B=1时，时，T12、T4导通，导通，T3截截止，输出止，输

8、出F=0。或非门、与或非门、异或门或非门、与或非门、异或门（一）（一）TTL或非门或非门结构：结构：R1、T1、T2构成的电构成的电路和路和R11、T11、T12构成的电构成的电路完全相同，路完全相同，T2和和T12 对应的对应的集电极和发射极集电极和发射极并联。并联。只有当只有当A=B=0时，时，T2和和T12同时截止，才有同时截止，才有T4截止，截止，T3、D3导通，导通，输出输出F=1。电路实现或非逻辑功能。电路实现或非逻辑功能。BAF 由于三极管多发射极之间实现与逻辑运算，即由于三极管多发射极之间实现与逻辑运算，即A、B之间之间或或C、D之间实现与逻辑运算，整个电路实现与或非逻辑运算。

9、之间实现与逻辑运算，整个电路实现与或非逻辑运算。或非门、与或非门、异或门或非门、与或非门、异或门（二）（二）TTL与或非门与或非门结构：将或非门电路中的结构：将或非门电路中的每个输入端改用多发射极每个输入端改用多发射极三极管，三极管，其余部分相同。其余部分相同。CBABF A=B=0：T2、T3导通，导通，T4、T5截止，截止，T7、T9导通，导通，T8、D4截止，因此截止，因此F=0。或非门、与或非门、异或门或非门、与或非门、异或门（三）（三）TTL异或门异或门 A=B=1：T1、T2、T3倒置，倒置，T6、T7导通，导通，T8、D3截止，因截止，因此此F=0。A=0，B=1或或A=1，B=

10、0：T1导通，导通，T6截止；截止；T4、T5必有一必有一个导通，个导通，T7截止。由于截止。由于T6、T7同同时截止，因此时截止，因此T9截止，截止，T8、D4导导通，故通，故F=1。输出输出F与输入与输入A、B之间实之间实现异或逻辑：现异或逻辑：BABABAF 00010 11 011第三节第三节 ECL逻辑门电路逻辑门电路 ECL门电路工作原理门电路工作原理 ECL门电路的主要特点门电路的主要特点 ECL系列门电路系列门电路 标准标准TTL门电路的晶体管工作在饱和区，工作速度受到限门电路的晶体管工作在饱和区，工作速度受到限制。如果将晶体管工作状态由饱和改为非饱和，可以从根本上制。如果将晶

11、体管工作状态由饱和改为非饱和，可以从根本上提高电路的工作速度。发射极耦合逻辑电路（提高电路的工作速度。发射极耦合逻辑电路（ECL）是非饱和是非饱和型高速数字集成电路，平均传输延迟时间小于型高速数字集成电路，平均传输延迟时间小于2ns，是目前唯一，是目前唯一能提供亚毫微秒开关时间的实用电路。主要应用于每秒运算百能提供亚毫微秒开关时间的实用电路。主要应用于每秒运算百万次以上的大型高速计算机、数字通信系统等方面。万次以上的大型高速计算机、数字通信系统等方面。基准电压基准电压ECL门电路工作原理门电路工作原理差分输入级差分输入级输出级输出级 基准电压基准电压UBB由由T5、D1、D2和和电阻电阻R1、

12、R2、R3组成的射极输出组成的射极输出电路提供，电路提供，T4管基极的基准电压管基极的基准电压UBB为为1.2V，为使电路具有相同为使电路具有相同的噪声容限，的噪声容限，UBB选两个输入高低选两个输入高低电平的平均值。电平的平均值。T5基极接入的基极接入的D1、D2用来对用来对T5的发射结进行温度补偿，补偿的发射结进行温度补偿，补偿由温度引起由温度引起UBE5的变化。的变化。射级输出器射级输出器T6和和T7组成输出级，组成输出级，下拉电阻下拉电阻R01、R02与发射极之间是开与发射极之间是开路的。射极输出器的作用：实现前路的。射极输出器的作用：实现前后级隔离，增加驱动能力；实现电后级隔离，增加

13、驱动能力；实现电平变换，将平变换，将D和和C4点的高、低电平点的高、低电平转换成转换成0.8V和和1.6V。T1、T2、T3三个输入三个输入管组成三个输入端且并联管组成三个输入端且并联连接，连接，T4加有固定偏压加有固定偏压UBB（1.2V）。）。是典型是典型ECL或或/或非门电路，由于电路或非门电路，由于电路中中T4管的输入信号通过发射极电阻管的输入信号通过发射极电阻RE耦合，耦合，称该电路为发射极耦合逻辑电路。称该电路为发射极耦合逻辑电路。输入高低输入高低电平分别为：电平分别为：0.80.8V V和和1.61.6V V。基准电压基准电压ECL门电路工作原理门电路工作原理差分输入级差分输入级

14、输出级输出级结论：结论：C4与与A、B、C之间为或逻辑，之间为或逻辑，D与与A、B、C之间是或非逻辑关系。之间是或非逻辑关系。F、与与A、B、C之间之间是：是：逻辑符号：逻辑符号：FCBAFCBAF下拉电阻：驱动负载较轻时，可将输下拉电阻：驱动负载较轻时，可将输出端分别与出端分别与R01、R02相连，获得规定相连，获得规定的输出电平。负载较重时，输出端与的输出电平。负载较重时，输出端与R01、R02断开连接。既可方便使用，断开连接。既可方便使用，又能降低功耗。又能降低功耗。输入全为低电平输入全为低电平1.6V：UBB电电平高于平高于1.6V，T4导通，射极电位导通，射极电位UE=1.9V，各输

15、入管截止，各输入管截止，则则D点为点为高电平，高电平，C4点为低电平。点为低电平。A为高电平：为高电平：T1基极电位基极电位0.8V，高于基准电压高于基准电压UBB，T1导通且在放大区。发射极导通且在放大区。发射极E为为1.5V，T4发射结电压为发射结电压为0.3V，T4截止，截止，C4点为高电平，点为高电平，D点为低电平。由于点为低电平。由于T1、T2、T3三管输入回路并联，只要有一个输入端为高电平，三管输入回路并联，只要有一个输入端为高电平，C4点为高电平、点为高电平、D点则为低电平点则为低电平 。ECL门电路的应用门电路的应用A+BC+D A+B+C+D 线或连接线或连接A+B+C+D

16、1.开关速度高开关速度高 ECL电路中的三极管工作在放大区或截止区，电路中的三极管工作在放大区或截止区，消除了饱和消除了饱和带来的存储时间。电阻取值小，高、低电平之差小，缩短了上带来的存储时间。电阻取值小，高、低电平之差小，缩短了上升时间和下降时间。输出采用射极输出，输出电阻小，负载电升时间和下降时间。输出采用射极输出，输出电阻小，负载电容充电的时间减小。目前容充电的时间减小。目前ECL传输延迟时间已做到传输延迟时间已做到0.1ns以内。以内。2.逻辑功能强逻辑功能强 ECL门电路具有门电路具有或或/或非互补输出端或非互补输出端，且采用射极开路形，且采用射极开路形式，允许多个输出端并联，实现输

17、出的式，允许多个输出端并联，实现输出的线或逻辑线或逻辑。3.负载能力强负载能力强 ECL电路采用射极输出，输出阻抗小，输出电流大；输入电路采用射极输出，输出阻抗小，输出电流大；输入级有射极电阻级有射极电阻RE，负反馈作用强，输入阻抗高，输入电流小。负反馈作用强，输入阻抗高，输入电流小。电路的扇出系数大，实际应用时扇出一般不超过电路的扇出系数大，实际应用时扇出一般不超过10。ECL门电路主要特点门电路主要特点 1.功耗大功耗大 ECL电路的功耗为输入级、基准电源和输出级三部分之电路的功耗为输入级、基准电源和输出级三部分之和。由于电路中电阻值较小，且三极管又工作在非饱和区，和。由于电路中电阻值较小

18、，且三极管又工作在非饱和区，所以所以ECL电路的功耗大，每门平均功耗达电路的功耗大，每门平均功耗达40mW。2.抗干扰能力差抗干扰能力差 ECL电路的逻辑摆幅只有电路的逻辑摆幅只有0.8V左右，直流噪声容限左右，直流噪声容限UN约约300mV，抗干扰能力差。抗干扰能力差。3.输出电平的稳定性差输出电平的稳定性差 由于由于ECL电路中的三极管导通时工作在放大区，电路的电路中的三极管导通时工作在放大区，电路的输出电平与输出电平与T6、T7的发射结压降有关，所以输出电平的变化的发射结压降有关，所以输出电平的变化与温度和电路参数的变化直接相关。与温度和电路参数的变化直接相关。ECL门电路主要缺陷门电路

19、主要缺陷第四节第四节 I2 L逻辑门电路逻辑门电路 I2 L基本单元电路基本单元电路 I2 L门电路门电路 I2 L门电路的主要特点门电路的主要特点 TTL和和ECL工作速度较高，但是电路复杂，功耗较大，因工作速度较高，但是电路复杂，功耗较大，因此无法满足高密度大规模集成电路的制造需要。此无法满足高密度大规模集成电路的制造需要。70年代初研制年代初研制成功的集成注入逻辑电路（成功的集成注入逻辑电路（I2L）结构简单、功耗低，特别适合结构简单、功耗低，特别适合于大规模集成电路的制造。于大规模集成电路的制造。I2L发展速度快，在大规模和超大规发展速度快，在大规模和超大规模集成电路中得到广泛应用，例

20、如单片机、电子表、电子琴等。模集成电路中得到广泛应用，例如单片机、电子表、电子琴等。电路的组成电路的组成射极加正电压射极加正电压VE，构成恒流源构成恒流源I0I0多集电极晶体管多集电极晶体管T2，C1、C2、C3之间相互隔离之间相互隔离T2的驱动电流是由的驱动电流是由T1射极注入的，故有注射极注入的，故有注入逻辑入逻辑 工作原理工作原理1.当当VA=0.1V低电低电平时，平时，T2截止，截止，I0从输入端从输入端A流出，流出，C1、C2和和C3输出输出高电平高电平2.当当A开路（相当于输入高电平开路（相当于输入高电平）时，）时，I0流入流入T2的基的基极，极，T2饱和导通，饱和导通，C1、C2

21、和和C3输出低电平。输出低电平。逻辑符号逻辑符号A-输入输入C1、C2和和C3-输出输出电路的任何一个输电路的任何一个输出与输入之间都是出与输入之间都是“非非”逻辑关系逻辑关系电路可简化为：一、一、I I2 2 L L基本单元电路基本单元电路第四节第四节 I2 L逻辑门电路逻辑门电路 I2 L基本单元电路基本单元电路（一）（一）或非门或非门线与连接线与连接等效逻辑图等效逻辑图B AFBAI2 L基本单元电路基本单元电路（二）（二）与门与门线与连接线与连接BA F等效逻辑图等效逻辑图I2 L基本单元电路基本单元电路（三）（三）与非门与非门 电源电源UE作作为输入信号为输入信号B使用使用 BAF等

22、效逻辑图等效逻辑图 B为低电平时：为低电平时：T1截止，截止，无法向无法向T2的基极提供驱动电流，的基极提供驱动电流，故故T2也截止。由于负载门的作也截止。由于负载门的作用，输出用，输出F为高电平。为高电平。当当A、B均为高均为高电平时，电平时，T1、T2导通，输出导通，输出F为低电平。为低电平。I2 L门电路门电路逻辑功能：逻辑功能：CDABCDABF（四）与或非门（四）与或非门等效逻辑图等效逻辑图BAFDCF线与连接线与连接 1.结构简单，集成度高结构简单，集成度高 I2L电路中只包含电路中只包含NPN和和PNP管，没有电阻，各单元之间管，没有电阻，各单元之间不需要隔离，工艺简单，节省芯片

23、面积。其基本逻辑单元面积不需要隔离，工艺简单，节省芯片面积。其基本逻辑单元面积仅为仅为TTL的十分之一。的十分之一。2.低电压、微电流工作，功耗低低电压、微电流工作，功耗低 I2L电路能在电路能在0.8V、1nA/单元的情况下工作，是目前功耗单元的情况下工作，是目前功耗最低的集成电路。最低的集成电路。3.品质因素最佳品质因素最佳 I2L是目前功耗与速度二者之积的品质因数最好的电路。是目前功耗与速度二者之积的品质因数最好的电路。4.生产工艺简单生产工艺简单 常规的常规的TTL要经过六次光刻四次扩散，要经过六次光刻四次扩散，I2L经过四次光刻两经过四次光刻两次扩散，工艺简单。与次扩散，工艺简单。与

24、TTL、ECL和和MOS等电路工艺上。等电路工艺上。I2 L门电路主要特点门电路主要特点 1.开关速度低开关速度低 I2L属于饱和型电路，限制了电路的开关速度，属于饱和型电路，限制了电路的开关速度，I2L反相反相器的传输时间器的传输时间tpd一般在一般在20ns30ns之间。之间。2.抗干扰能力差抗干扰能力差 I2L的逻辑摆幅仅的逻辑摆幅仅700mV左右，噪声容限左右，噪声容限UN不大于不大于250mV，低于低于ECL电路，抗干扰能力较差。电路，抗干扰能力较差。3.多片连接性能差多片连接性能差 多片多片I2L芯片一起使用时，由于各管子输入特性的离散性，芯片一起使用时，由于各管子输入特性的离散性

25、，基极电流分配不均，严重时电路无法正常工作。基极电流分配不均，严重时电路无法正常工作。I2 L门电路主要缺陷门电路主要缺陷第五节第五节 NMOS逻辑门电路逻辑门电路 NMOS反相器反相器 NMOS门电路门电路 前面介绍的前面介绍的TTL、ECL和和I2L采用的都是双极型晶体管，采用的都是双极型晶体管，两种载流子参与导电，称为双极型集成电路。两种载流子参与导电，称为双极型集成电路。本节介绍只有一种载流子参与导电的单极型逻辑门电路本节介绍只有一种载流子参与导电的单极型逻辑门电路-MOS集成电路。集成电路。MOS集成电路主要包括集成电路主要包括NMOS、PMOS以及以及CMOS电路电路。电路具有以下

26、特点：制造工艺简单、成品率高、功耗低、集。电路具有以下特点：制造工艺简单、成品率高、功耗低、集成度高、抗干扰能力强，适合大规模集成电路。成度高、抗干扰能力强，适合大规模集成电路。MOS管的开关特性管的开关特性 数字逻辑电路中的数字逻辑电路中的MOS管均是增强型管均是增强型MOS管，特点如下：管，特点如下：当当|UGS|UT|时，管子导通，导通电阻很小，时，管子导通，导通电阻很小，D、S之间之间相相当开关闭合当开关闭合。当当|UGS|UT|时，管子截止，时，管子截止，D、S之间之间相当于开关断开相当于开关断开。NMOSPMOSNMOS反相器反相器1.A输入高电平输入高电平UIH=8V2.A输入低

27、电平输入低电平U IL=0.3V结论：结论：电路执行逻辑非功能。电路执行逻辑非功能。T1、T2均导通，输出均导通，输出低电平低电平UOL0.3V。T1截止、截止、T2导通，输导通，输出高电平出高电平UOH=UDD-UT2=8V。驱动管驱动管负载管负载管 设电源电压设电源电压UDD=10V，开启电压开启电压UT1=UT2=2V。NMOS门电路门电路驱动管驱动管串联串联负载管负载管 T1和和T2都导通，输出低电平。都导通，输出低电平。2.当输入端有一个接低电平时，当输入端有一个接低电平时，与低电平相连的驱动管截止，输出与低电平相连的驱动管截止，输出高电平。高电平。电路实现与非逻辑功能：电路实现与非

28、逻辑功能：BAF 注意：注意：增加扇入，需增加串联驱动增加扇入，需增加串联驱动管的个数。管的个数。扇入过多，则低电平升高，扇入过多，则低电平升高，因此因此扇入一般不超过扇入一般不超过3。1.当两个输入端当两个输入端A和和B均接高电平时，均接高电平时，01通通通通110止通1（一）NMOS与非门与非门10止通0NMOS门电路门电路驱动管驱动管并联并联负载管负载管 T1和和T2都截止，输出高电平。都截止，输出高电平。2.当输入端有一个接高电平时，当输入端有一个接高电平时，与高电平相连的驱动管导通，与高电平相连的驱动管导通，输出低电平。输出低电平。电路实现或非逻辑功能：电路实现或非逻辑功能：BAF

29、增加扇入，增加并联驱动管的增加扇入，增加并联驱动管的个数。个数。扇入越多，输出低电平降低，扇入越多，输出低电平降低，因此因此MOS电路中多采用或非门。电路中多采用或非门。1.当输入端当输入端A和和B均接低电平时，均接低电平时，10止止止止0（二）NMOS或非门或非门NMOS门电路门电路负载管负载管电路实现与或非逻辑功能：电路实现与或非逻辑功能：（三）NMOS与或非门与或非门 驱动管驱动管T1与与T2串联、串联、T3与与T4串联，然后再并联连串联，然后再并联连接。接。CDABF CMOS反相器反相器 其它类型的其它类型的CMOS门电路门电路 CMOS门电路的改进型门电路的改进型 CMOS电路的特

30、点电路的特点 CMOS门电路主要参数门电路主要参数 为提高工作速度，降低输出阻抗和功耗，目前广泛采用由为提高工作速度，降低输出阻抗和功耗，目前广泛采用由PMOS和和NMOS两管组成的互补型两管组成的互补型MOS电路，简称电路，简称CMOS电路。电路。(一）CMOS反相器反相器PMOSNMOS衬底与漏源间的衬底与漏源间的PNPN结始终处于反结始终处于反偏偏，NMOSNMOS管的衬底总是接到电路管的衬底总是接到电路的的最低电位最低电位，PMOSPMOS管的衬底总是管的衬底总是接到电路的接到电路的最高电位最高电位柵极相连柵极相连做输入端做输入端漏极相连漏极相连做输出端做输出端电源电压电源电压V VD

31、DDDV VT1T1+|V+|VT2T2|，V VDDDD适用范围较大可在适用范围较大可在3 31818V V，V VT1T1-NMOS-NMOS的开启电压的开启电压V VT2T2-PMOS-PMOS的开启电压的开启电压工作原理：工作原理：1.1.输入为低电平输入为低电平V VIL IL=0V=0V时时V VGS1GS1V VT1T1T T1 1管截止管截止|V VGS2GS2|V VT2 T2 电路中电流近似为零（忽略电路中电流近似为零（忽略T T1 1的的截止漏电流）截止漏电流）,V VDDDD主要降落在主要降落在T T1 1上，输出为高电平上，输出为高电平V VOHOHVVDDDDT T

32、2 2导通导通2.2.输入为高电平输入为高电平V VIHIH=V=VDDDD时，时，T T1 1通通T T2 2止，止，V VDDDD主要降在主要降在T T2 2上，上，输出为低电平输出为低电平V VOLOL0V0V。实现逻辑实现逻辑“非非”功能功能AF CMOS反相器反相器（二）（二）CMOS反相器传输特性反相器传输特性DDTH21UU T1和和T2参数完全对称参数完全对称的情况下，的情况下，CMOS反相器反相器的阈值电压等于电源电压的阈值电压等于电源电压的一半，获得较大的噪声的一半，获得较大的噪声容限。转折区的变化率很容限。转折区的变化率很大，大，CMOS反相器更接近反相器更接近于理想开关

33、特性。于理想开关特性。CMOS反相器反相器（三）（三）CMOS反相器噪声容限反相器噪声容限 在每个固定的在每个固定的UDD情况下，情况下，UNL和和UNH始终相等。国产始终相等。国产4000系列系列CMOS电路的测试结果表电路的测试结果表明，明，UNL=UNH30%UDD。随着电源电压随着电源电压UDD的的增加，噪声容限也相应地增加，噪声容限也相应地变大。为了提高变大。为了提高CMOS反反相器的噪声容限，可以适相器的噪声容限，可以适当提高电源电压当提高电源电压UDD。CMOS反相器反相器（四）（四）CMOS反相器传输延迟时间反相器传输延迟时间 CMOS反相器的输出电阻比反相器的输出电阻比TTL

34、电路的输出电阻大，容性电路的输出电阻大，容性负载对前者传输延迟时间会产生更大的影响。负载对前者传输延迟时间会产生更大的影响。CMOS反相器的输出电阻与反相器的输出电阻与UIH（UIHUDD）有关，因此）有关，因此CMOS反相器的传输延迟时间与反相器的传输延迟时间与UDD有关。有关。CMOS反相器的互补对称性，当反相器接容性负载时，它反相器的互补对称性，当反相器接容性负载时，它的导通延迟时间的导通延迟时间tPHL和截止延迟时间和截止延迟时间tPLH是相等的。是相等的。CMOS反相反相器的平均传输延迟时间约为器的平均传输延迟时间约为10ns。工作原理：工作原理：1.C为低电平：为低电平：T1、T2

35、截止，传输截止，传输门相当于开关断开。门相当于开关断开。CL为上的电为上的电压保持，传输门可以保存信息。压保持，传输门可以保存信息。2.C为高电平：为高电平：T1、T2中至少有一中至少有一只管子导通，使只管子导通，使UO=UI，相当于开相当于开关闭合，传输门传输信息。关闭合，传输门传输信息。结论：传输门相当于一个理想的双向开关。结论：传输门相当于一个理想的双向开关。其它类型的其它类型的CMOS门电路门电路（一）CMOS传输门（传输门（TG）CMOS传输门与传输门与CMOS反相器一样，也是构成各种反相器一样，也是构成各种逻辑电路的一种基本单元电逻辑电路的一种基本单元电路。路。组成：组成：T1是是

36、NMOS管，管，T2是是PMOS管，开启电压分别为管，开启电压分别为UT1、UT2，设设UDD（UT1+|UT2|），），T1和和T2的参数对称。有一对互补的的参数对称。有一对互补的电压控制信号，电压控制信号，CL为负载电容。为负载电容。信号特点：信号特点：CMOS传输门的传输门的输出与输入端可以互换。一输出与输入端可以互换。一般输入电压变化范围为般输入电压变化范围为0UDD，控制控制电压为电压为0或或UDD。逻辑符号逻辑符号门控信号门控信号 传输门的导通电阻为传输门的导通电阻为几百欧姆，截 止 电 阻 达几百欧姆，截 止 电 阻 达50M以上，平均延迟时以上，平均延迟时间为几十至一、二百间为

37、几十至一、二百ns。电路结构：电路结构：逻辑符号：逻辑符号：其它类型的其它类型的CMOS门电路门电路（二）二）CMOS模拟开关模拟开关 控制模拟信号传控制模拟信号传输的电子开关。开关输的电子开关。开关通与断由数字信号控通与断由数字信号控制。制。工作原理：工作原理：传输门传输门 控制信号控制信号C=1时：模拟开关时：模拟开关闭合；闭合；C=0时，模拟开关断开。时，模拟开关断开。传输控制信号高、低电平之间任传输控制信号高、低电平之间任意大小的模拟电压。意大小的模拟电压。反相器：其输入和输反相器：其输入和输出提供传输门的两个出提供传输门的两个反相控制信号反相控制信号。1.CMOS与非门与非门与非门电

38、路结构：与非门电路结构：当当A和和B为高电平时：为高电平时：输出低电平输出低电平当当A和和B有一个或一个以上低电有一个或一个以上低电平时：平时：电路输出高电平电路输出高电平结论：电路实现与非逻辑功能。结论：电路实现与非逻辑功能。ABF 其它类型的其它类型的CMOS门电路门电路（三）三）CMOS门电路门电路与非门工作原理：与非门工作原理：PMOS管管T3、T4并联并联NMOS管管T1、T2串联串联 每个输入端与一每个输入端与一 对对 NMOS和和PMOS管管的栅极相连。的栅极相连。A和和B有一个或有一个或一个以上为低电平时，一个以上为低电平时，与 低 电 平 相 连 的与 低 电 平 相 连 的

39、N M O S 管 截 止、管 截 止、PMOS管导通，输出管导通，输出高电平。高电平。011 当当A和和B为高电平为高电平时，时，T1和和T2导通，导通，T3和和T4截止，输出低电截止，输出低电平。平。1102.CMOS或非门或非门或非门电路结构：或非门电路结构：当当A和和B为低电平时：为低电平时：输出高电平输出高电平当当A和和B有一个或一个以上高电有一个或一个以上高电平时：平时：电路输出低电平电路输出低电平结论：电路实现或非逻辑功能。结论：电路实现或非逻辑功能。BAF其它类型的其它类型的CMOS门电路门电路（三）三）CMOS门电路门电路或非门工作原理：或非门工作原理：PMOS管管T3、T4

40、串联串联NMOS管管T1、T2并联并联 当当A和和B为低电平为低电平时，时，T1和和T2截止，截止，T3和和T4导通，输出高电导通，输出高电平。平。A和和B有一个或一个以有一个或一个以上为高电平时，与高电平相上为高电平时，与高电平相连的连的NMOS管管导通导通、PMOS管管截止截止，输出低电平。，输出低电平。每个输入端与一每个输入端与一 对对 NMOS和和PMOS管管的栅极相连。的栅极相连。3.CMOS异或门异或门A=B=0：TG断开，断开，则则C=B=1，F=C=0。A=B=1：TG接通，接通，C=B=1，反相器反相器2的的两只两只MOS管都截止，管都截止，输出输出F=0。输入输入A、B相同

41、相同其它类型的其它类型的CMOS门电路门电路（三）三）CMOS门电路门电路结构：由三个结构：由三个CMOS反相器反相器和一个和一个CMOS传输门组成。传输门组成。反相器反相器1 1反相器反相器2 2反相器反相器3 3 输入输入A、B不同不同A=1，B=0：TG通，通，F=1；A=0，B=1：TG断，断，F=1。结论结论：电路实现异或逻辑功能。电路实现异或逻辑功能。BABABAF00110传输门的控制信号和反传输门的控制信号和反相器相器2的供电信号的供电信号A、ACMOS门电路的改进型门电路的改进型 CMOS 4000系列系列IC虽然以其低功耗、高抗干扰能力等独虽然以其低功耗、高抗干扰能力等独特

42、的优点和完整的系列产品，受到用户的普遍欢迎，发展也相特的优点和完整的系列产品，受到用户的普遍欢迎，发展也相当迅速，但是它的工作速度低，应用范围受到一定限制。当迅速，但是它的工作速度低，应用范围受到一定限制。在在CMOS 4000系列系列IC基础上的改进型电路有高速基础上的改进型电路有高速CMOS和双极型和双极型CMOS电路，这两种改进型电路，这两种改进型CMOS集成电路的出现是集成电路的出现是CMOS集成电路最重要的突破，改进型的集成电路最重要的突破，改进型的CMOS集合了集合了CMOS和和TTL的优点。的优点。CMOS门电路的改进型门电路的改进型（一）高速（一）高速CMOS门电路门电路 CM

43、OS 4000系列集成电路于系列集成电路于60年代年代开发，开发，70年代逐步完善，由于受到当时年代逐步完善，由于受到当时工艺条件的限制，该系列用金属栅工艺工艺条件的限制，该系列用金属栅工艺制造，因此在制造，因此在MOS管各极之间存在着较管各极之间存在着较大的寄生电容，这些寄生电容的存在降大的寄生电容，这些寄生电容的存在降低了低了MOS管的开关速度。管的开关速度。寄生电容寄生电容4000系列系列高速高速CMOS系列系列C10.25pF0.1pFC20.12pF0.05pFC30.37pF0.15pFC40.66pF0.31pFC50.54pF0.22pF 高速高速CMOS电路从工艺上作了改进：

44、电路从工艺上作了改进：1.采用硅栅工艺制采用硅栅工艺制造；造；2.尽可能地减小沟道的长度；尽可能地减小沟道的长度；3.缩小缩小MOS管的尺寸。使管的尺寸。使高速高速CMOS的寄生电容减小，高速的寄生电容减小，高速CMOS的开关速度达到标的开关速度达到标准准4000系列的系列的810倍。倍。高速高速CMOS有三种系列：有三种系列：HC系列：输入和输出都是系列：输入和输出都是CMOS电平，有输出缓冲级。电平，有输出缓冲级。HCT系列：输入是系列：输入是TTL电平，输出是电平，输出是CMOS电平，且有电平，且有输出缓冲级。输出缓冲级。HCU系列：输入和输出都是系列：输入和输出都是CMOS电平，无输出

45、缓冲。电平，无输出缓冲。多数产品集中在前两个系列中，多数产品集中在前两个系列中，HCU系列的产品较少。系列的产品较少。CMOS门电路的改进型门电路的改进型（一）高速（一）高速CMOS门电路门电路高速高速CMOS系列电路具有以下特点：系列电路具有以下特点：1.有简单门到大规模集成电路的全系列产品；有简单门到大规模集成电路的全系列产品；2.器件功能、器件引脚与器件功能、器件引脚与TTL 74系列相同；系列相同；3.电源电压和工作温度范围宽，功耗低，噪声容限高；电源电压和工作温度范围宽，功耗低，噪声容限高；4.高速高速CMOS门的典型传输延迟为门的典型传输延迟为811.5ns，与与TTL基本相基本相

46、同，比同，比CMOS 4000系列提高一个数量级；系列提高一个数量级；5.相邻输入端之间电流耦合小，有助于在交通或重工业噪声相邻输入端之间电流耦合小，有助于在交通或重工业噪声环境中使用。环境中使用。CMOS门电路的改进型门电路的改进型（一）高速（一）高速CMOS门电路门电路 Bi-CMOS电路特点：采用电路特点：采用CMOS电路实现逻辑功能，采用电路实现逻辑功能，采用驱动能力强的驱动能力强的TTL电路实现输出级。电路实现输出级。Bi-CMOS性能特点：具有性能特点：具有CMOS电路的低功耗，同时具有电路的低功耗，同时具有TTL输出电阻低、负载能力强、传输延迟时间短等特点。输出电阻低、负载能力强

47、、传输延迟时间短等特点。CMOS门电路的改进型门电路的改进型（二）（二）双极型双极型CMOS门电路（门电路（Bi-CMOS）1.Bi-CMOS非门非门 CMOS门电路的改进型门电路的改进型（二）（二）双极型双极型CMOS门电路（门电路（Bi-CMOS）组成：组成：T1和和T3是驱动管，是驱动管，T5和和T6是输出管，是输出管，T2和和T4分别是分别是T5和和T6基极的下拉基极的下拉负载管，形成有源负载负载管，形成有源负载。CL为负载电容。为负载电容。输入高电平：输入高电平：T2、T3和和T6导通导通，T1、T4和和T5截止，输出低电平。截止，输出低电平。输入低电平：输入低电平：T1、T4和和T

48、5导通导通，T2、T3和和T6截止，输出高电平。截止，输出高电平。输入与输出之间输入与输出之间实现非逻辑。实现非逻辑。0111002.Bi-CMOS与非门与非门 CMOS门电路的改进型门电路的改进型（二）（二）双极型双极型CMOS门电路（门电路（Bi-CMOS）A、B中有低电平：输出高电平。中有低电平：输出高电平。A、B全为高电平：输出低电平。全为高电平：输出低电平。输入与输出之间实现与非逻辑。输入与输出之间实现与非逻辑。A、B中有低电平：设中有低电平：设B为低电平，则为低电平，则T4、T7导导通，则通，则T8导通、导通、T9截止，截止，输出高电平。输出高电平。01011A、B全为高电平：全为

49、高电平：T2和和T5导通，导通，T7截止，因截止，因此此T8截止、截止、T9导通，输导通，输出低电平。出低电平。111003.Bi-CMOS或非门或非门 CMOS门电路的改进型门电路的改进型（二）（二）双极型双极型CMOS门电路（门电路（Bi-CMOS）A、B全为低电平：则全为低电平：则T1和和T4导通，且导通，且T7导导通，使得通，使得T8导通、导通、T9截止，输出高电平。截止，输出高电平。A、B中有高电平：输出低电平。中有高电平：输出低电平。A、B全为低电平：输出高电平。全为低电平：输出高电平。输入与输出之间实现或非逻辑。输入与输出之间实现或非逻辑。A、B中有高电平：中有高电平：A为高为高

50、电平，则有电平，则有T2、T3导通，导通，T7截止，使得截止，使得T8截止、截止、T9导通，输出低电平。导通，输出低电平。CMOS电路的特点电路的特点1.静态功耗低：小规模约静态功耗低：小规模约2.55W；中规模约中规模约25100W。2.集成度高、温度稳定性好。集成度高、温度稳定性好。3.抗幅射能力强：抗幅射能力强：MOS管是多数载流子受控导电器件，射线辐射管是多数载流子受控导电器件，射线辐射对多数载流子浓度影响不大。对多数载流子浓度影响不大。4.电源利用率高：逻辑摆幅约等于电源电压，使电源电压得到充电源利用率高：逻辑摆幅约等于电源电压，使电源电压得到充分利用。分利用。5.扇出系数大。扇出系