第7章MCS51单片机的扩展存储器技术课件.ppt

1、第7、8章 MCS-51单片机的RAM与I/O扩展技术 1.存储器概述 2.存储器与I/O并行扩展的基本知识 3.存储器 的扩展 4.I/O的扩展 5.串行扩展技术 .由于单片机内部资源有限由于单片机内部资源有限,在实际应用系统中在实际应用系统中,常常在片外连接相应的外围芯片来扩展的资源在片外连接相应的外围芯片来扩展的资源,满足应用系满足应用系统需求。统需求。51 51 系列单片机的系统扩展主要有程序存储器系列单片机的系统扩展主要有程序存储器（ROMROM）的扩展、数据存储器（）的扩展、数据存储器（RAMRAM）的扩展、）的扩展、I/OI/O口的口的扩展、中断系统扩展以及其它特殊功能接口的扩展

2、等。扩展、中断系统扩展以及其它特殊功能接口的扩展等。扩展方法既可以并行扩展扩展方法既可以并行扩展,也可以串行扩展也可以串行扩展,且扩展方法且扩展方法较典型、规范。较典型、规范。并行扩展是指利用单片机三组总线并行扩展是指利用单片机三组总线(AB(AB、BD BD、CB)CB)进行的扩展进行的扩展,早年的应用系统基本上都是这种并行扩展早年的应用系统基本上都是这种并行扩展。串行扩展是通过串行信号线进行的扩展串行扩展是通过串行信号线进行的扩展,串行扩展总串行扩展总线有单总线线有单总线(1-Wire(1-Wire总线总线)、双总线双总线(I(I2 2C C总线总线)、三总三总线线(SPI(SPI总线总线

3、)三种结构三种结构,是近年来主要发展的方向是近年来主要发展的方向。.一、存储器和I/O口并行扩展的基本知识 1 1、5151单片机机的系统总线单片机机的系统总线 系统并行扩展的重点是掌握单片机的系统总线，如图系统并行扩展的重点是掌握单片机的系统总线，如图8-18-1所示所示，三总线即地址总线（，三总线即地址总线（ABAB）数据总线（）数据总线（DBDB）和控制总线（）和控制总线（CBCB）。）。具有总线的外部芯片都通过这三组总线进行扩展具有总线的外部芯片都通过这三组总线进行扩展。（1 1）地址总线（）地址总线（ABAB）由由P0P0口提供口提供 低低8 8位位 地址地址A0A0A7 A7。由。

4、由P2P2 口提供高口提供高8 8位地址位地址A8A8 A15A15。（2 2）数据总线（）数据总线（DBDB）数据总线由数据总线由P0P0口提供，口提供，用用D0D0 D7D7表示。表示。51系列单片微机的三总线结构系列单片微机的三总线结构.地址低地址低8 8位总线和数据总线都是由位总线和数据总线都是由P0P0口提供，通过分口提供，通过分时实现传输功能。并且地址总线总是在时实现传输功能。并且地址总线总是在ALEALE信号的下降沿信号的下降沿有效，因此可通过有效，因此可通过ALEALE信号把低信号把低8 8位地址信号锁存在外接的位地址信号锁存在外接的锁存器上。下图为地址、数据、及锁存器上。下图

5、为地址、数据、及ALEALE信号的时序图：信号的时序图：.根据上图的时序，不难用根据上图的时序，不难用TTLTTL的锁存芯片从的锁存芯片从P0P0口的口的复合信号中分离出低复合信号中分离出低8 8位的地址信号位的地址信号。D0D1D2D3D4D5D6D7GQ0Q1Q2Q3Q4Q5Q6Q7OE256912151619174LS373引脚图引脚图GOE QN 0 1=DN 0 1=DN 0 0保持 1 X 高阻74LS373真值表真值表34781314171811P0口口ALE805174LS373D0D7Q0Q7OEGA0A7A8A15P2口口.数据线总是在数据线总是在PSENPSEN、WRWR

6、、RDRD三个信号之一为低电平三个信号之一为低电平时有效，外围芯片就是通过这三个信号之一来控制数据时有效，外围芯片就是通过这三个信号之一来控制数据信号的传输。信号的传输。当有多个外围芯片并连到的数据线上时，同一时间当有多个外围芯片并连到的数据线上时，同一时间里只能够有一个是有效的数据传送通道，此时则由地址里只能够有一个是有效的数据传送通道，此时则由地址线译码出片选信号来选择指定芯片数据通道进行数据传线译码出片选信号来选择指定芯片数据通道进行数据传送送。(3)(3)控制总线（控制总线（CBCB）控制总线包括片外系统扩展用控制线和片外信号对控制总线包括片外系统扩展用控制线和片外信号对单片机的控制线

7、。系统扩展用控制线有单片机的控制线。系统扩展用控制线有ALEALE、PSENPSEN、WRWR、RDRD。ALEALE：用于锁存：用于锁存P0P0口输出的低口输出的低8 8位地址的控制线。位地址的控制线。通常，通常，ALEALE在在P0P0口输出地址期间出现低电平，用这个低口输出地址期间出现低电平，用这个低电平信号的上升沿控制锁存器来锁存地址数据。电平信号的上升沿控制锁存器来锁存地址数据。.PSENPSEN：输出，用于读片外程序存储器（：输出，用于读片外程序存储器（EPROMEPROM）中的数据中的数据。“读读”取取EPROMEPROM中数据（指令）时，不能中数据（指令）时，不能用用“RD ”

8、RD ”信号，而只用信号，而只用PSENPSEN信号。信号。EAEA：输入，用于选择片内或片外程序存储器。输入，用于选择片内或片外程序存储器。当当 EA EA 0 0时，只访问外部程序存储器。当时，只访问外部程序存储器。当 EAEA1 1时，先访问内部程序存储器，内部程序存储器全时，先访问内部程序存储器，内部程序存储器全部访问完之后，再访问外部程序存储器。部访问完之后，再访问外部程序存储器。WRWR、RDRD：输出，用于片外数据存储器（输出，用于片外数据存储器（RAMRAM）的）的读、写控制。读、写控制。当执行片外数据存储器操作指令当执行片外数据存储器操作指令MOVXMOVX时时，自动生，自动

9、生 成成 、控制信号控制信号,并在数据线有效时并在数据线有效时输出。输出。RDWR.在单片微机应用系统中，为了对唯一地选择片外某在单片微机应用系统中，为了对唯一地选择片外某一存储单元或一存储单元或I/OI/O端口进行操作，需要进行选址。端口进行操作，需要进行选址。一是必须先找到该存储单元或一是必须先找到该存储单元或I/OI/O端口所在的芯片，端口所在的芯片，一般称为一般称为“片选片选”。二是通过对芯片二是通过对芯片本身所具有的地址线本身所具有的地址线进行译码。这进行译码。这样才能样才能确定唯一的存储单元确定唯一的存储单元或或I/OI/O端口。端口。片选常用有片选常用有“线线选选”、“地址译码地

10、址译码”2 2种方法种方法。2.2.片选控制片选控制.(1)(1)线选法：线选法：I/OI/O接口芯片的接口芯片的“片选片选”控制线。线选法控制线。线选法常一般是利用单片微机的最高几位空余的地址线中一常一般是利用单片微机的最高几位空余的地址线中一根根(如如P2.7)P2.7)作为某一片存储器芯片或用于应用系统中作为某一片存储器芯片或用于应用系统中扩展芯片的片选，适用于芯片较少的场合。下图是扩扩展芯片的片选，适用于芯片较少的场合。下图是扩展展3 3片存储器片存储器“线选线选”方按图：方按图：A10.A0CEA10.A0CEA10.A0CEA10A0A10A0A10A0A13A12A11IIIII

11、I.二进制表示十六进制数A15 A14 A13 A12 A11 A10.A0芯片 I 0 0 1 1 0 0 0 1 1 0 0 0 1 1 3000H 37FFH芯片 II 0 0 1 0 1 0 0 1 0 1 0 0 1 1 2800H 2FFFH芯片 III 0 0 0 1 1 0 0 0 1 1 0 0 1 1 1800H 1FFFH三个芯片地址分配如下：三个芯片地址分配如下：线选方式的电路连接简单，不必专门设计逻辑电线选方式的电路连接简单，不必专门设计逻辑电路，其缺点是占用地址资源较多，地址重叠区多，芯片路，其缺点是占用地址资源较多，地址重叠区多，芯片的地址空间可能不连续，不能充分

12、利用微处理器的内存的地址空间可能不连续，不能充分利用微处理器的内存空间，因此这种方法只能在存储器容量较小的场合。空间，因此这种方法只能在存储器容量较小的场合。.(2)(2)译码法译码法：用译码器对空余的高位地址线进行译码，而译码器：用译码器对空余的高位地址线进行译码，而译码器的输出作为的输出作为“片选片选”控制线。常用的译码器有控制线。常用的译码器有3/83/8译码器译码器74LS13874LS138、双、双2/42/4译码器译码器74LS13974LS139、4/164/16译码器译码器74LS15474LS154等。如下图；等。如下图；CBAG1/G2A/G2B/Y0/Y1/Y2/Y3/Y

13、4/Y5/Y6/Y774LS138A10.A0CEA10.A0CEA10.A0CEA10A0IIIIIIA13A12A11A15A14 A15 A14 A13 A12 A11 A10A0 十六进制地址十六进制地址 芯片芯片 I 1 0 0 0 0 0 0 8000H 1 0 0 0 0 1 1 87FFH 芯片芯片 II1 1 0 0 0 1 0 0 8800H 1 0 0 0 1 1 1 8FFFH 芯片芯片III 1 1 0 0 1 0 0 0 9000H 1 0 0 1 0 1 1 97FFH.3.3.总线驱动器总线驱动器 在外围扩展芯片扩展较多的情况下在外围扩展芯片扩展较多的情况下,单

14、片机总线驱动不足单片机总线驱动不足,这时要考虑在单片机的总线上加总线驱动器这时要考虑在单片机的总线上加总线驱动器.常用驱动器芯片有常用驱动器芯片有74LS24474LS244和和74LS245,74LS245,其内部电路如下其内部电路如下:单向驱动器74LS244双向驱动器74LS245利用这些芯片不难开展单片机的驱动能力.如下图:.P0 0p0 1p0 2p0 3p0 4p0 5p0 6p0 7.805174ls245ALEPSEN.二、外部存储器的并行扩展 1.1.程序存储器的操作时序程序存储器的操作时序 CPU读取指令有两种情况：一种是不访问外部数据存储器的指令；二是访问外部数据存储器的

15、指令。CPU在执行这两种指令时，其时序是不同的。PCH输出PCH输出PCH输出PCH输出PCH输出PCLPCLPCLPCLPCLPCLALEPSENWRRD/P2P0指令输入指令输入指令输入指令输入指令输入PCL输出有效PCL输出有效PCL输出有效PCL输出有效PCL输出有效第一机器周期第二机器周期a,不访问外部RAM的指令时序.DPH输出或P2输出PCH输出PCH输出PCLPCLPCLPCLALEPSENWRRD/P2P0指令输入指令输入地址输出有效指令输入PCL输出有效PCL输出有效PCL输出有效第一机器周期第二机器周期数据输入 b,访问外部RAM的指令时序 从图中可知从图中可知:低低8

16、8位地址总是在位地址总是在ALEALE为低时有效为低时有效;指令数据总是在指令数据总是在PSENPSEN或或RD/WRRD/WR为低电平时出现。根为低电平时出现。根据此原则据此原则,就可以设计就可以设计RAMRAM和和ROMROM的扩展电路。的扩展电路。.2 2扩展片外程序存储器的硬件电路扩展片外程序存储器的硬件电路 例：扩展例：扩展16K 16K*8 8位片外程序存储器位片外程序存储器 EPROM的扩展电路的扩展电路.用译码方法扩展4片27128的EPROM电路原理图.在图中，图中用在图中，图中用2 2片片8K8K的的RAMRAM来扩展。来扩展。采线选法寻址。用一采线选法寻址。用一口线口线P

17、2.7P2.7来寻址。来寻址。当当P2.7=0P2.7=0时时访问片（访问片（0)0)，地址，地址范围为范围为6000H 6000H 7FFFH7FFFH 当当P2.7=lP2.7=l时时访问片（访问片（1 1），地址），地址范围为范围为E000H E000H FFFFHFFFFHWRRD图图811 16K片外数据存储器扩展电路片外数据存储器扩展电路3外数据存储器的扩展外数据存储器的扩展.P0.0P0.7D0D7A0A7A8A10P2.0P2.2P2.7 WR RDPSENCEWEOEALED0D7Q0Q7805174LS37328173888LEG2817与8051的接口电路4 4扩展片外扩

18、展片外EEPROMEEPROM的硬件电路的硬件电路 EEPROMEEPROM存储器既可断电保护数据存储器既可断电保护数据,又可在线写入数据又可在线写入数据,具具有有SRAMSRAM和和EPROMEPROM两者的优点两者的优点,且引脚和读写方式与且引脚和读写方式与EPROMEPROM相近相近,只只是写入时间较长是写入时间较长,写入次数有限写入次数有限,适宜于断电后需要数据保护适宜于断电后需要数据保护,数数据变换不太频繁的场合据变换不太频繁的场合。.5.FLASH存储器的扩展 FLASH FLASH存储器是存储器是IntelIntel公司于公司于2020世纪世纪8080年代后期推出的新年代后期推出

19、的新型存储器型存储器,其主要的性能特点有：其主要的性能特点有：（1 1）快速整片电擦除，典型时间为）快速整片电擦除，典型时间为1 1秒钟。秒钟。（2 2）采用快速脉冲编程算法进行高速编程。）采用快速脉冲编程算法进行高速编程。（3 3）可擦）可擦/写写1010万次。万次。（4 4）写入和擦除电压为）写入和擦除电压为12V12V5 5。（5 5）最大的存取时间为）最大的存取时间为135ns135ns。（6 6）先进的）先进的CMOSCMOS工艺，最大工作电流为工艺，最大工作电流为30mA30mA，备用状态下的，备用状态下的最大电流为最大电流为100A100A。（7 7）命令寄存器的结构与微处理器）

20、命令寄存器的结构与微处理器/微控制器写入接口兼容，微控制器写入接口兼容，抗噪声能力强，允许抗噪声能力强，允许5%5%的电源噪声波动。的电源噪声波动。（8 8）片内地址和数据锁存）片内地址和数据锁存FLASH MEMORYFLASH MEMORY的一个主要的确定就的一个主要的确定就是只能进行整片或者分块擦除，不能按存储单元进行字节擦是只能进行整片或者分块擦除，不能按存储单元进行字节擦除，此外，除，此外，FLASHFLASH存储器的写入速度比存储器的写入速度比SRAMSRAM慢慢1 12 2个数量级。个数量级。.FLASHFLASH存储器的操作存储器的操作 单片机对存储器的操作可以分为两种情况，一

21、单片机对存储器的操作可以分为两种情况，一种是种是VPPVPP引脚不加高压的情况，另一种是引脚不加高压的情况，另一种是VPPVPP引脚加引脚加高压的情况。高压的情况。当当VPPVPP引脚不加高压时，引脚不加高压时，FLASHFLASH存储器相当于一存储器相当于一个只读存储器个只读存储器EPROMEPROM，在这种情况下，可以通过控，在这种情况下，可以通过控制线对制线对FLASHFLASH进行的操作有读操作，备用状态，禁进行的操作有读操作，备用状态，禁止输出和对止输出和对IntelIntel标识符进行操作。标识符进行操作。当在当在VPPVPP引脚上施加引脚上施加12V12V5 5的高压时，单片机的

22、高压时，单片机还可以对还可以对FLASHFLASH存储器进行擦除和编程操作。存储器进行擦除和编程操作。.FLASH FLASH存储器的扩展举例存储器的扩展举例:用一片用一片28F256 28F256（32KB32KB）FLASHFLASH存储器对存储器对80318031单片单片机系统进行扩展作为外部数据存储器的电路连接图如机系统进行扩展作为外部数据存储器的电路连接图如图所示。图所示。A012A111A210A39A48A57A66A75A827A926A1023A1125A124A1328A1429CE22OE24WE31VPP1D013D114D215D317D418D519D620D721

23、28F256VCC40P0.039P0.237P0.138P0.336P0.435P0.534P0.633P0.732VSS20PSEN29ALE30P2.021P2.122P2.223P2.324P2.425P2.526P2.627P2.728EA31P3.6/WR16P3.7/RD17P1.01P1.12P1.23P1.34P1.45P1.56P1.67P1.788031D 03D 14D 27D 38D 413D 514D 617D 718OE1LE11OUT 02OUT 15OUT 26OUT 39OUT 412OUT 515OUT 616OUT 71974LS373D0D1D2D3D

24、4D6D5D7D0D1D2D3D4D6D5D7A8A9A10A8A9A10VCCA11A12A11A12D0D1D2D3D4D6D5D7A13A14A13A14RELAYIN4148VCC+12VNPN10K10K22uF.三、三、I/OI/O口的并行扩展口的并行扩展 单片机没有专门的单片机没有专门的I/OI/O输入输出指令输入输出指令,扩展的扩展的I/OI/O与与外部外部RAMRAM是统一编址是统一编址,也就是说并行扩展的也就是说并行扩展的I/OI/O口要占用口要占用外部外部RAMRAM的地址空间的地址空间,对扩展对扩展I/OI/O口的访问口的访问,像对待外部像对待外部RAMRAM一样一样,

25、CPU,CPU用用MOVXMOVX指令与指令与I/OI/O口进行数据交流。口进行数据交流。1.1.用用TTLTTL芯片进行芯片进行I/OI/O口的扩展口的扩展 由于由于I/OI/O输出是用输出是用:MOVX DPYR,A MOVX DPYR,A 或或 MOVXMOVX Ri,A Ri,A指令进行指令进行,指令通过指令通过P0P0口数据总线输出所需要的数据口数据总线输出所需要的数据,此此时的时的P0P0口并没有锁存功能口并没有锁存功能,为了有稳定的输出为了有稳定的输出,可以用简可以用简单的单的TTLTTL或或CMOSCMOS的锁存芯片把数据锁存输出的锁存芯片把数据锁存输出。如下图如下图:.例：将

26、一个数据字节从例：将一个数据字节从74LS37774LS377输出，则执行下面程序段：输出，则执行下面程序段：MOV DPTR,#7FFFH；地址指针指向；地址指针指向74LS377MOV A,#DATA；将输出数据送；将输出数据送AMOVX DPTR,A;输出数据输出数据 对于输入对于输入,由于也是通过数据总线进行由于也是通过数据总线进行,输入时一输入时一定要加三态芯片定要加三态芯片,以免平时对数据总线的影响以免平时对数据总线的影响。CK为时钟输入端为时钟输入端G为锁存允许为锁存允许.对于常态数据的输入，只需采用对于常态数据的输入，只需采用8 8位三态门控制位三态门控制电路芯片即可。图电路芯

27、片即可。图8-138-13是用是用74LS24474LS244通过通过P0P0口扩展的口扩展的8 8位并行输入口，图中，三态门由位并行输入口，图中，三态门由P2.6P2.6和和RDRD相或控制，相或控制，其端口地址为其端口地址为BFFFHBFFFH。例：数据输入例：数据输入MOV DPTR,#0BFFFH ；指向；指向74LS244口地址口地址 A14=0MOVX A,DPTR ；读入数据；读入数据74LS244是双是双4位位三态输入缓冲器三态输入缓冲器DRDP21G、2G为为输出控制端输出控制端.2.2.用用81558155芯片进行芯片进行I/OI/O口的扩展口的扩展地址锁存器（8）读写控制

28、器（8）定时/计数器I/O寄存器（A口）I/O寄存器（C口）I/O寄存器（B口）状态寄存器（8）命令寄存器（8）地址译码器双向数据总线缓冲器（8）RAM存储器（256字节）PA7PA0PC5PC0PB7PB0AD7AD0CEMIO/ALERESETTMR INRDWRTMROUT(1)8155(1)8155的主要功能的主要功能:内内部有部有2 2个个8 8位位,1,1个个6 6位的并位的并行行I/OI/O口口,还带有还带有256256字节字节的的RAM,RAM,一个一个1414位的定时位的定时/计数器计数器。与与82558255相类似相类似,I/O,I/O口和定时器的工作方式口和定时器的工作方

29、式通过控制字来设定通过控制字来设定。其地址安排如下其地址安排如下:CEIO/MA2A1 A0 选通端口CEIO/MA2 A1A0 选通端口 0 1 0 0 0 控制口 0 1 1 0 0计数器低8 0 1 0 0 1 A口 0 1 1 0 1计数器高8 0 1 0 1 0 B口 0 0 X X XRAN单元 0 1 0 1 1 C口.(2)8155的命令和状态字.(3)8155与单片机的接口电路 P0.0P0.7 RST P2.1 P2.7 ALE RD WR8051AD0AD7RSTIO/MCEALERDWRPAPBPC8155由右图可得各口地址为由右图可得各口地址为:控制口控制口:7F00

30、H:7F00H A A口口 :7F01H:7F01H B B口口 :7F02H:7F02H C C口口 :7F03H:7F03H定时定时/计数器低计数器低8 8位位:7F04H定时定时/计数器高计数器高8 8位位:7F05HRAMRAM地址范围地址范围:7E00H7EFFH例例:设设ABAB为输出为输出,C,C口为输入口为输入,则控制字为则控制字为03H,03H,初始化编程为初始化编程为:MOV DPTR,#7F00H MOV DPTR,#7F00H MOV MOV A,#03H A,#03H MOVX DPTR,A MOVX DPTR,A.四、串行扩展介绍四、串行扩展介绍 单片机的外部串行扩

31、展主要包括单片机的外部串行扩展主要包括1-WIRE 1-WIRE、I I2 2C C 和和 SPISPI三种总线的扩展。三种总线的扩展。1.1-WIRE1.1-WIRE总线结构总线结构 1-WIRE1-WIRE总线结构在一根单总线总线结构在一根单总线上可以悬挂多个器件的总线，总线上可以悬挂多个器件的总线，总线由主机控制，数据可双向传输。由主机控制，数据可双向传输。1-Wire 1-Wire 单总线器件的硬件结构如单总线器件的硬件结构如右图所示。为了在单条传输线上能右图所示。为了在单条传输线上能够双向传输地址、数据、控制信号，够双向传输地址、数据、控制信号，序列号接收发射电源单总线电源地实现并行

32、传输同样的功能，总线只能采用特殊的接口实现并行传输同样的功能，总线只能采用特殊的接口协议，每次通信都要按规定的次序来传输地址、数据协议，每次通信都要按规定的次序来传输地址、数据和控制信息。同时为了解决接收双方的同步，规定了和控制信息。同时为了解决接收双方的同步，规定了信号双方传输时的时序和握手方式。信号双方传输时的时序和握手方式。.对器件的地址和产品的识别，每个器件产品上都刻对器件的地址和产品的识别，每个器件产品上都刻录了电子识别码录了电子识别码即产品的序列号。此序列号（即产品的序列号。此序列号（IDID）采）采用用64 64 位的二进制位的二进制 ROM ROM 代码，将个产品分开。具体的格

33、代码，将个产品分开。具体的格式是：式是：第一个字节第一个字节 是器件的家族代码是器件的家族代码;接着的接着的 6 6 个字个字节节 是每个器件唯一的序列号；最后一个字节是前是每个器件唯一的序列号；最后一个字节是前 56 56 位的位的 CRC CRC 校验码。校验码。此外一般的产品还含有接收控制、发射控制和电源此外一般的产品还含有接收控制、发射控制和电源存储电路，可以直接从信号线上获取电源，而无须再接存储电路，可以直接从信号线上获取电源，而无须再接电源引脚。电源引脚。1-WIRE1-WIRE总线具有结构简单、成总线具有结构简单、成本低本低廉、节省廉、节省 I/OI/O资源、便于总线扩展和维护等

34、优点。资源、便于总线扩展和维护等优点。单总线端口为漏极开路，要求外接一个约单总线端口为漏极开路，要求外接一个约 5k 5k 的上的上拉电阻以确保单总线的闲置状态为高电平，并要求主机拉电阻以确保单总线的闲置状态为高电平，并要求主机或从机通过一个漏极开路或三态端口连接至该单总线，或从机通过一个漏极开路或三态端口连接至该单总线，使到设备在不发送数据时释放单总线，以便总线被其他使到设备在不发送数据时释放单总线，以便总线被其他设备使用。设备使用。.单总线的数据传输通常以单总线的数据传输通常以16.3kbit/s 16.3kbit/s 的速率通信，的速率通信，超速模式下，可设定传输速率为超速模式下，可设定

35、传输速率为 100kbit/s 100kbit/s 左右，一左右，一般用于对速度要求不高的应用系统中。单总线技术的般用于对速度要求不高的应用系统中。单总线技术的作用距离一般达到作用距离一般达到 200200，并允许挂上百个器件。，并允许挂上百个器件。2.1-Wire 2.1-Wire 单总线器件的软件操作单总线器件的软件操作 为了识别单总线上的不同器件，在软件的程序设计为了识别单总线上的不同器件，在软件的程序设计中，一般有中，一般有 以下步骤：以下步骤：（1 1）初始化命令）初始化命令（复位）（复位）；（2 2）传送）传送 ROM ROM 命令命令(寻找匹配器件和器件内寻址；寻找匹配器件和器件

36、内寻址；（3 3）传送）传送 RAM RAM 命令命令(读写口地址或单元内容读写口地址或单元内容)。除了搜索除了搜索 ROM ROM 命令和报警搜索命令例外命令和报警搜索命令例外,每次访每次访问单总线器件必须严格遵守这问单总线器件必须严格遵守这 3 3 个步骤，如果出现序个步骤，如果出现序列混乱则单总线器件不会响应主机要求，在执行两者列混乱则单总线器件不会响应主机要求，在执行两者中任何一条命令之后，主机不能执行其后的功能命令中任何一条命令之后，主机不能执行其后的功能命令时必须返回至第一步。时必须返回至第一步。.上述三种命令可分解位总线上的三种操作上述三种命令可分解位总线上的三种操作:（1 1）

37、初始化（复位）初始化（复位）（2 2）写）写、1；（3 3）读、）读、1 1。每种操作都有自己时序的要求每种操作都有自己时序的要求,软件设计中应保证软件设计中应保证按规定的时序要求进行编程按规定的时序要求进行编程。以下是三种操作的时序以下是三种操作的时序:主机发出低电平主机发复位脉冲480-960us 等待 15-60us 器件发响应脉冲60-240us电阻上拉 激发低电平VCCGND1线总线图图:复位时序复位时序.写时隙时序图 主机主机 写数据时，应先将数据线拉低写数据时，应先将数据线拉低1 1微秒以上，微秒以上，再写入数据（写再写入数据（写“1”1”高，写高，写“0”0”为低）。待主机写为

38、低）。待主机写入的数据变化入的数据变化15156060微秒后，总线上的器件将对数据微秒后，总线上的器件将对数据线采样。要求主机写入数据线采样。要求主机写入数据 的时间保持的时间保持 在在6060120120微秒之间。两次写数据操作之间的间隙应大于微秒之间。两次写数据操作之间的间隙应大于1 1微秒。微秒。复位信号要求主机将数据线拉低并保持复位信号要求主机将数据线拉低并保持480480960960微秒，再微秒，再释放数据线，由上拉电阻拉高释放数据线，由上拉电阻拉高15156060微秒。然后再由被复位的微秒。然后再由被复位的器件发出低电平器件发出低电平6060240240微秒，就完成了复位操作。微秒

39、，就完成了复位操作。.读时隙时序图 读数据之前，主机应先将数据线拉低，再释放。总线上被读期间在数据线从高电平跳低后15微秒内将数据送到数据线上。主机在15微秒后读取数据线。.以以18B2018B20测温芯片为例测温芯片为例,下图是它的内部框图下图是它的内部框图:64位ROM和一线端口存储和控制 逻辑高速暂存器 8位CRC 生成器 温度传 感器 高温触发器TH 低温触发器TL配 置 寄 存器供电方式 选择.跟一般的1-WIRE器件一样,有ROM和RAM操作命令.1.ROM的主要操作命令:读序列号命令(33H):读总线上 DS18B20 的序列号器件匹配命令(55H):对总线上 DS18B20 寻

40、址搜索ROM命令 (F0H):识别总线上多个器件的ROM 编码跳过ROM (CCH):命令执行后，将省去每次与ROM 有关的操作报警检测命令(ECH):搜索有报警的器件2.RAM的主要操作命令 写入命令(4EH):写 上、下 限 值 到DS18B20 中读出命令(BEH):从 DS18B20 读出 9 字节数据（其中有温度 值，报警值等）开始转换(44H):启动温度变换 无读存储器命令，读电源标志(B4H):检测 DS18B20 的供电方式.2 2、I I2 2C C总线结构及其扩展方法总线结构及其扩展方法（1 1）总线系统结构）总线系统结构SDA SCLSDA SCLSDA SCLVCC主机

41、主机从机从机1从机从机2SCLSDA I I2 2C C总线用两跟总线用两跟双向传输线双向传输线SDASDA和和SCLSCL进行全双工数进行全双工数据传送，可以并行扩展多个外围器件据传送，可以并行扩展多个外围器件。总线采用了器总线采用了器件地址硬件设置件地址硬件设置,无须用外围器件片选信号方式的寻址无须用外围器件片选信号方式的寻址方法方法。总线平时通过上拉电阻接到电源，在空闲情况下总线平时通过上拉电阻接到电源，在空闲情况下，2 2根线都处于高电平。根线都处于高电平。.（2 2）总线的四种状态和数据传输时序）总线的四种状态和数据传输时序 总线状态总线状态 SCL SDA总线不忙总线不忙 高电平高

42、电平 高电平高电平开始传送数据开始传送数据 高电平高电平停止传送数据停止传送数据 高电平高电平 数据传送数据传送SCL低电平时更改数据，用低电平时更改数据，用SCL的上升的上升沿读取数据，在沿读取数据，在SCL高电平时数据不能高电平时数据不能变动变动I2C数据传送时序812345679发送端送出的数据SDA 接收端发回应答信号SDA主控端发出的时钟信号SCL低电平 回应.（3 3）数据传输格式数据传输格式 由于数据和地址信号都用一根数据线由于数据和地址信号都用一根数据线SDASDA来传输来传输,何时传何时传输地址输地址?什么时候是主器件读什么时候是主器件读?什么时候是主器件写什么时候是主器件写

43、?如何保证如何保证传输的正确？必须有一个共同接受的规定传输的正确？必须有一个共同接受的规定:.主控器件写操作主控器件写操作 主器件向被控器件发送主器件向被控器件发送n n个数据的数据格式如下个数据的数据格式如下:起起始始信信号号S送送7位地址和位地址和一位一位(为为”0”)传送方向传送方向 SLAW应应答答信信号号A发送数据发送数据DATA1应应答答信信号号A发送数据发送数据DATAn-1应应答答信信号号A发送数据发送数据DATAn 非非应应答答信信号号A/A停停止止信信号号 P主控器件读操作主控器件读操作 主器件向被控器件读主器件向被控器件读n n个数据的数据格式如下个数据的数据格式如下:起

44、起始始信信号号S送送7位地址和位地址和一位一位(为为”1”)传送方向传送方向 SLAR应应答答信信号号A接收数据接收数据DATA1应应答答信信号号A接收数据接收数据DATAn-1应应答答信信号号A接收数据接收数据DATAn 非非应应答答信信号号A/A停停止止信信号号 P.主控器读写操作主控器读写操作主控器读写操作是指主控期间在一次数据过程中需要改主控器读写操作是指主控期间在一次数据过程中需要改变数据传送方向的操作变数据传送方向的操作。原则上此过程中的原则上此过程中的读写操作分别与上读写操作分别与上述方法一样述方法一样,只是在数据传送方向改变后只是在数据传送方向改变后,必须由主控器件发出必须由主

45、控器件发出从新启动信号从新启动信号。(4)串行串行EEPROM的扩展技术的扩展技术 串行串行EEPROM主要的型号如下表主要的型号如下表:型号型号 容量容量AT24C01AT24C01128X8128X8AT24C02AT24C02256X8256X8AT24C04AT24C04512X8512X8AT24C08AT24C081024X81024X8AT24C016AT24C0162048X82048X8SDA VCCSCL A0TEST A1VSS A256748123NC NCSDA VCCSCL TESTNC NCVSS A0NC A1NC A2 1 910 4 6 7 81413121

46、12351)1)引脚排列引脚排列 AT24AT24系列系列芯片有芯片有8 8脚和脚和1414脚脚2 2种种,其中其中:SDA:SDA:数据线数据线SCL:SCL:时钟线时钟线TEST:TEST:测试线测试线,平时接地平时接地.2)2)地址选择地址选择 AT24CXAT24CX系列存储芯片有多个型号系列存储芯片有多个型号,容量从容量从128128字节到字节到2K2K字字节节,若单靠若单靠I I2 2C C的寻址字节的寻址字节(SLAW/R),(SLAW/R),不能全部解决所有空间的寻不能全部解决所有空间的寻址址,为此它规定在访问其单元时为此它规定在访问其单元时,在程序中增加一个字节寻找片在程序中

47、增加一个字节寻找片内单元内单元;而而SLAW/RSLAW/R提供的寻址用于片间的选择提供的寻址用于片间的选择,该字节中高该字节中高4 4位作位作识别位识别位,最低位为读写方向位最低位为读写方向位,其余其余3 3位与地址引脚相对应，提供位与地址引脚相对应，提供作片选作片选,因此用因此用AT24CXAT24CX系列扩展系列扩展,最多可扩展到最多可扩展到2K2K字节字节,用用24C02,24C02,则最多可扩展则最多可扩展8 8片片,若是若是24C16,24C16,则只能扩展一片则只能扩展一片。下面是用下面是用4 4片片24C0224C02扩展的扩展的2K2K电路电路:对于只用单片芯片，可用书中表对

48、于只用单片芯片，可用书中表7-177-17方法连接。方法连接。.3)AT24CX3)AT24CX系列芯片的写操作系列芯片的写操作 a,a,字节写字节写 格式如下格式如下:起始起始信号信号 S S寻址字节寻址字节 SLAWSLAW应答应答信号信号 A A 写单元写单元 地址地址 WORDADR WORDADR 应答应答信号信号 A A 写数写数 据据 DATADATA应答应答信号信号 A A停止停止信号信号 P Pb,b,页写页写 页写是在指定地址开始连续写入若干字节页写是在指定地址开始连续写入若干字节,提高提高写入的速度写入的速度.一次最大字节数对一次最大字节数对01/02/04/08/160

49、1/02/04/08/16型型号分别为号分别为4/8/16/16/164/8/16/16/16个个,格式如下格式如下:起起始始信信号号 S S寻寻址址字字节节 SLAWSLAW应应答答信信号号A A写单写单 元地元地 址址WORDADRWORDADR应应答答信信号号A A 写写 数数 据据 DATA1DATA1应应答答信信号号A A 写写 数数 据据DATA2DATA2应应答答信信号号 A A 写写 数数 据据DATAnDATAn应应答答信信号号 A A停停止止信信号号 P P.24CX芯片内部有页地址,对01/02/04/08/16型号,对应的页地址有2/3/4/4/4位,页写入时有规定,对

50、同一页面进行页写时,低位数据必须写入到低位地址,否则会出现”翻卷”现象。4)AT24CX4)AT24CX系列芯片的读操作系列芯片的读操作 24CX24CX芯片的读也有三种格式芯片的读也有三种格式:a,a,当前地址读当前地址读:b,b,指定地址读指定地址读:c,c,序列读序列读:S SLAR ADATA APSSLAWA WORDATAA S SLARADATAAPS SSLARSLARA A DATA1DATA1A ADATA2DATA2A ADATAnDATAnAA P P.5)AT24CX5)AT24CX的接口电路及编程的接口电路及编程SDA VCCSCL A0TEST A1VSS A25