集成电路设计概述-课件.ppt

1、2023-1-271集成电路设计概述集成电路设计概述 2023-1-272目的目的 认识集成电路的发展历史、现状和未来 了解集成电路设计工艺 熟悉集成电路设计工具 培养集成电路设计兴趣2023-1-273主要内容主要内容1.1 1.1 集成电路的发展集成电路的发展1.2 1.2 集成电路的分类集成电路的分类1.3 1.3 集成电路设计步骤集成电路设计步骤1.4 1.4 集成电路设计方法集成电路设计方法1.5 1.5 电子设计自动化技术概论电子设计自动化技术概论1.6 1.6 九天系统综述九天系统综述2023-1-274集成电路集成电路 Integrated Circuit Integrated

2、 Circuit，缩写，缩写ICIC IC IC是通过一系列特定的加工工艺，将晶体管、二极是通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互连，一定的电路互连，“集成集成”在一块半导体晶片（如硅在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。系统功能的一种器件。2023-1-275集成电路芯片显微照片集成电路芯片键合2023-1-276各种封装好的集成电路各种封装好的集成电路2023-1-277 集成电路集成电路I

3、CIC基本概念基本概念-形状形状:一般为正方形或矩形-面积面积:几平方毫米到几百平方毫米。面积增大引起功耗增大、封装困难、成品率下降，成本提高，可通过增大硅园片直径来弥补。-集成度，规模集成度，规模:包含的MOS管数目或等效逻辑门(2(2输入的NAND)NAND)的数量 1 1个2 2输入的NAND=4NAND=4个MOS管2023-1-278-特征尺寸：特征尺寸：集成电路器件中最细线条的宽度，对集成电路器件中最细线条的宽度，对MOSMOS器件常指栅极所决定器件常指栅极所决定的沟导几何长度，是一条工艺线中能加工的最小尺寸。的沟导几何长度，是一条工艺线中能加工的最小尺寸。反映了集成电路版图图形的

4、精细程度，特征尺寸的减少主要取反映了集成电路版图图形的精细程度，特征尺寸的减少主要取决于光刻技术的改进（光刻最小特征尺寸与曝光所用波长）。决于光刻技术的改进（光刻最小特征尺寸与曝光所用波长）。-硅园片直径：考虑到集成电路的流片成品率和生硅园片直径：考虑到集成电路的流片成品率和生产成本，每个硅园片上的管芯数保持在产成本，每个硅园片上的管芯数保持在300300个左右。个左右。-封装：封装：把把ICIC管芯放入管壳内并加以密封，使管芯能长期可靠地工作管芯放入管壳内并加以密封，使管芯能长期可靠地工作 为了适应高密度安装的要求，从扦孔形式（为了适应高密度安装的要求，从扦孔形式（THPTHP）向表面安装形

5、）向表面安装形式（式（SMPSMP）发展，）发展，SMPSMP优点是节省空间、改进性能和降低成本，优点是节省空间、改进性能和降低成本，而且它还可以直接将管芯安装在印制版电路板的两面，使电路板而且它还可以直接将管芯安装在印制版电路板的两面，使电路板的费用降低的费用降低60%60%。目前最多端口已超过。目前最多端口已超过1 1千个。千个。2023-1-279一个圆片制造多个芯片一个圆片制造多个芯片2023-1-2710MPWMPW示意图示意图2023-1-27111.1 1.1 集成电路的发展集成电路的发展v 集成电路的出现集成电路的出现 1947-19481947-1948年：公布了世界上第一支

6、（点接触）晶体三极管年：公布了世界上第一支（点接触）晶体三极管标标志电子管时代向晶体管时代过渡。因此志电子管时代向晶体管时代过渡。因此19561956年美国贝尔实验室年美国贝尔实验室三人获诺贝尔奖三人获诺贝尔奖 19501950年：成功制出结型晶体管年：成功制出结型晶体管 19521952年：英国皇家雷达研究所第一次提出年：英国皇家雷达研究所第一次提出“集成电路集成电路”的设想的设想 19581958年：美国德克萨斯仪器公司制造出世界上第一块集成电路年：美国德克萨斯仪器公司制造出世界上第一块集成电路（双极型（双极型-1959-1959年公布）年公布）19601960年：制造成功年：制造成功MO

7、SMOS集成电路集成电路2023-1-2712集成电路的发展集成电路的发展 从此从此ICIC经历了：经历了：SSI-Small Scale Integration SSI-Small Scale Integration MSI-Medium Scale Integration MSI-Medium Scale Integration LSI-Large Scale Integration LSI-Large Scale Integration 现已进入到：现已进入到：VLSI-Very Large Scale Integration VLSI-Very Large Scale Integrat

8、ion ULSI-Ultra Large Scale Integration ULSI-Ultra Large Scale Integration GSI-Grand Sale Integration GSI-Grand Sale Integration 2023-1-2713集成电路的发展集成电路的发展 表表1 CMOS1 CMOS工艺特征尺寸发展进程工艺特征尺寸发展进程 2023-1-2714集成电路发展的特点：集成电路发展的特点：特征尺寸越来越小（特征尺寸越来越小（45nm45nm）硅圆片尺寸越来越大（硅圆片尺寸越来越大（8inch12inch8inch12inch）芯片集成度越来越大（

9、芯片集成度越来越大（2000K2000K）时钟速度越来越高时钟速度越来越高（500MHz500MHz）电源电压电源电压/单位功耗越来越低（单位功耗越来越低（0.6V0.6V）布线层数布线层数/I/0/I/0引脚越来越多（引脚越来越多（9 9层层/1200/1200）2023-1-2715摩尔定律摩尔定律 一个有关集成电路发展趋势的著名预言，该预一个有关集成电路发展趋势的著名预言，该预言直至今日依然准确。言直至今日依然准确。集成电路自发明四十年以来，集成电路芯片的集成度每集成电路自发明四十年以来，集成电路芯片的集成度每三年翻两番三年翻两番 ，而加工特征尺寸缩小，而加工特征尺寸缩小 倍。倍。即由即

10、由IntelIntel公司创始人之一公司创始人之一Gordon E.MooreGordon E.Moore博士博士19651965年总年总结的规律，被称为摩尔定律。结的规律，被称为摩尔定律。22023-1-2716v 集成电路单片集成度和最小特征尺寸的发展曲线集成电路单片集成度和最小特征尺寸的发展曲线2023-1-2717v ICIC在各个发展阶段的主要特征数据在各个发展阶段的主要特征数据2023-1-2718Intels CPUIntels CPUYear of introductionYear of introductionTransistorsTransistors40044004 19

11、71 1971 2,250 2,25080088008 1972 1972 2,500 2,50080808080 1974 1974 5,000 5,00080868086 1978 1978 29,000 29,000286286 1982 1982 120,000 120,000386 processor386 processor 1985 1985 275,000 275,000486 DX processor486 DX processor 1989 1989 1,180,000 1,180,000Pentium processorPentium processor 1993 199

12、3 3,100,000 3,100,000Pentium II processorPentium II processor 2019 2019 7,500,000 7,500,000Pentium III processorPentium III processor 2019 201924,000,00024,000,000Pentium 4 processorPentium 4 processor 2000 200042,000,00042,000,000vIntel Intel 公司公司CPUCPU芯片集成度的发展芯片集成度的发展2023-1-2719vIntel 公司第一代CPU4004

13、电路规模：电路规模：2300个晶体管个晶体管生产工艺：生产工艺：10um最快速度：最快速度：108KHz2023-1-2720vIntel 公司CPU386TM电路规模：电路规模：275,000个晶体管个晶体管生产工艺：生产工艺：1.5um最快速度：最快速度：33MHz2023-1-2721vIntel 公司最新一代CPUPentium 4电路规模：电路规模：4千千2百万个晶体管百万个晶体管生产工艺：生产工艺：0.13um最快速度：最快速度：2.4GHz2023-1-2722v集成电路今后的发展趋势集成电路今后的发展趋势 在发展微细加工技术的基础上，开发超高速度、在发展微细加工技术的基础上，开

14、发超高速度、超高超高集成度的集成度的ICIC芯片。芯片。利用先进工艺技术、设计技术、封装技术和测试技术发利用先进工艺技术、设计技术、封装技术和测试技术发展各种专用集成电路展各种专用集成电路(ASIC)(ASIC)，特别是开发更为复杂的特别是开发更为复杂的片上系统片上系统(SOC)(SOC)，不断缩短产品上市时限，产品更新换，不断缩短产品上市时限，产品更新换代的时间越来越短。代的时间越来越短。2023-1-2723 器件结构类型器件结构类型 集成度集成度 使用的基片材料使用的基片材料 电路的功能电路的功能 应用领域应用领域1.2 1.2 集成电路的分类集成电路的分类 2023-1-2724按器件

15、结构类型分类按器件结构类型分类双极集成电路：主要由双极型晶体管构成双极集成电路：主要由双极型晶体管构成 NPNNPN型双极集成电路型双极集成电路 PNPPNP型双极集成电路型双极集成电路金属金属-氧化物氧化物-半导体半导体(MOS)(MOS)集成电路：主要由集成电路：主要由MOSMOS晶体管晶体管(单单极型晶体管极型晶体管)构成构成 NMOSNMOS PMOSPMOS CMOS(CMOS(互补互补MOS)MOS)双极双极-MOS(BiMOS)-MOS(BiMOS)集成电路：是同时包括双极和集成电路：是同时包括双极和MOSMOS晶体管晶体管的集成电路。综合了双极和的集成电路。综合了双极和MOSM

16、OS器件两者的优点，但制作工器件两者的优点，但制作工艺复杂。艺复杂。2023-1-2725 集成度：每块集成电路芯片中包含的元器件数目集成度：每块集成电路芯片中包含的元器件数目按晶体管数目划分的集成电路规模按晶体管数目划分的集成电路规模 按集成度分类按集成度分类2023-1-2726 单片集成电路单片集成电路 是指电路中所有的元器件都制作在同一块半导体基片上的集成电路。在半导体集成电路中最常用的半导体材料是硅，除此之外还有GaAs等。混合集成电路混合集成电路 厚膜集成电路 薄膜集成电路按使用的基片材料分类按使用的基片材料分类2023-1-2727 数字集成电路数字集成电路(Digital IC

17、)(Digital IC)：是指处理数字信号的集成电路，即采用二进制方式进行数字计算和逻辑函数运算的一类集成电路。模拟集成电路模拟集成电路(Analog IC)(Analog IC)：是指处理模拟信号(连续变化的信号)的集成电路，通常又可分为线性集成电路和非线性集成电路：线性集成电路：又叫放大集成电路，如运算放大器、电压比较器、跟随器等。非线性集成电路：如振荡器、定时器等电路。数模混合集成电路数模混合集成电路(Digital-Analog IC)(Digital-Analog IC)：例如 数模(D/A)转换器和模数(A/D)转换器等。按电路的功能分类按电路的功能分类2023-1-2728v

18、标准通用集成电路标准通用集成电路 通用集成电路是指不同厂家都在同时生产的用量极通用集成电路是指不同厂家都在同时生产的用量极大的标准系列产品。这类产品往往集成度不高，然而社大的标准系列产品。这类产品往往集成度不高，然而社会需求量大，通用性强。会需求量大，通用性强。v 专用集成电路专用集成电路 根据某种电子设备中特定的技术要求而专门设计的根据某种电子设备中特定的技术要求而专门设计的集成电路简称集成电路简称ASICASIC，其特点是集成度较高功能较多，功，其特点是集成度较高功能较多，功耗较小，封装形式多样。耗较小，封装形式多样。按应用领域分类按应用领域分类2023-1-2729v“自底向上自底向上”

19、（Bottom-upBottom-up）“自底向上自底向上”的设计路线，即自工艺开始，先进行的设计路线，即自工艺开始，先进行单元设计，在精心设计好各单元后逐步向上进行功能块、单元设计，在精心设计好各单元后逐步向上进行功能块、子系统设计，直至最终完成整个系统设计。在模拟子系统设计，直至最终完成整个系统设计。在模拟ICIC和较和较简单的数字简单的数字ICIC设计中，大多仍采用设计中，大多仍采用“自底向上自底向上”的设计方的设计方法法 。v“自顶向下自顶向下”（Top-downTop-down）其设计步骤与其设计步骤与“自底向上自底向上”步骤相反。设计者首先步骤相反。设计者首先进行行为设计；其次进行

20、结构设计；接着把各子单元转换进行行为设计；其次进行结构设计；接着把各子单元转换成逻辑图或电路图；最后将电路图转换成版图。成逻辑图或电路图；最后将电路图转换成版图。1.31.3集成电路设计步骤集成电路设计步骤2023-1-2730VLSIVLSI数字数字ICIC的设计流图的设计流图 模拟模拟ICIC的设计流图的设计流图 2023-1-2731全定制方法（全定制方法（Full-Custom Design ApproachFull-Custom Design Approach）半定制方法（半定制方法（Semi-Custom Design ApproachSemi-Custom Design Appr

21、oach）定制法定制法 可编程逻辑器件（可编程逻辑器件（PLDPLD：Programmable Logic DeviceProgrammable Logic Device）设计方设计方法法 1.4 1.4 集成电路设计方法集成电路设计方法2023-1-2732 全定制集成电路（全定制集成电路（Full-Custom Design ApproachFull-Custom Design Approach）适用于要求得到最高速度、最低功耗和最省面积的芯片设计。适用于要求得到最高速度、最低功耗和最省面积的芯片设计。即在晶体管的层次上进行每个单元的性能、面积的优化设计，每个晶体即在晶体管的层次上进行每个

22、单元的性能、面积的优化设计，每个晶体管的布局管的布局/布线均由人工设计，并需要人工生成所有层次的掩膜（一般为布线均由人工设计，并需要人工生成所有层次的掩膜（一般为1313层掩膜版图）。对每个器件进行优化，芯片性能获得最佳，芯片尺寸层掩膜版图）。对每个器件进行优化，芯片性能获得最佳，芯片尺寸最小。最小。一、全定制方法一、全定制方法2023-1-2733 全定制集成电路全定制集成电路 优点：优点：所设计电路的集成度最高所设计电路的集成度最高产品批量生产时单片产品批量生产时单片ICIC价格最低价格最低可以用于模拟集成电路的设计与生产可以用于模拟集成电路的设计与生产 缺点：缺点：设计复杂度高设计复杂度

23、高/设计周期长设计周期长费用高费用高 应用范围应用范围集成度极高且具有规则结构的集成度极高且具有规则结构的ICIC（如各种类型的存储器芯片）（如各种类型的存储器芯片）对性能价格比要求高且产量大的芯片（如对性能价格比要求高且产量大的芯片（如CPUCPU、通信、通信ICIC等）等）模拟模拟IC/IC/数模混合数模混合ICIC2023-1-2734二、半定制方法二、半定制方法 半定制集成电路（半定制集成电路（Semi-Custom Design ApproachSemi-Custom Design Approach）即设计者在厂家提供的半成品基础上继续完成即设计者在厂家提供的半成品基础上继续完成最终

24、的设计，只需要生成诸如金属布线层等几个特最终的设计，只需要生成诸如金属布线层等几个特定层次的掩膜。根据需求采用不同的半成品类型。定层次的掩膜。根据需求采用不同的半成品类型。2023-1-2735 半定制的设计方法半定制的设计方法 分为门阵列（分为门阵列（GAGA：Gate ArrayGate Array）法和门海（）法和门海（GSGS：Sea of GatesSea of Gates）法两种法两种：门阵列（门阵列（GAGA：Gate ArrayGate Array）有通道门阵列：就是在一个芯片上将预先制造完毕的形状和尺有通道门阵列：就是在一个芯片上将预先制造完毕的形状和尺寸完全相同的逻辑门单元

25、以一定阵列的形式排列在一起，每个寸完全相同的逻辑门单元以一定阵列的形式排列在一起，每个单元内部含有若干器件，阵列间有规则布线通道，用以完成门单元内部含有若干器件，阵列间有规则布线通道，用以完成门与门之间的连接。未进行连线的半成品硅圆片称为与门之间的连接。未进行连线的半成品硅圆片称为“母片母片”半定制方法半定制方法2023-1-2736“母片母片”的示意图：的示意图：2023-1-2737门门 海海门海（门海（SOCSOC：Sea-of-GateSea-of-Gate）无通道门阵列：也是采用母片结构，它可以将没有利用的逻无通道门阵列：也是采用母片结构，它可以将没有利用的逻辑门作为布线区，而没有指

26、定固定的布线通道，以此提高布辑门作为布线区，而没有指定固定的布线通道，以此提高布线的布通率并提供更大规模线的布通率并提供更大规模的的集成度。集成度。门海设计技术是把由一对不共栅的门海设计技术是把由一对不共栅的P P管和管和N N管组成的基本单元管组成的基本单元铺满整个芯片（除铺满整个芯片（除I/OI/O区外），基本单元之间无氧化隔离区，区外），基本单元之间无氧化隔离区，布线通道不确定，宏单元连线在无用器件区上进行。布线通道不确定，宏单元连线在无用器件区上进行。2023-1-2738 门海示意图门海示意图 门阵列生产步骤门阵列生产步骤：（1 1）母片制造）母片制造 （2 2）用户连接和金属布线层

27、制）用户连接和金属布线层制造造2023-1-2739 门阵列法设计流程图门阵列法设计流程图 2023-1-2740门阵列方法的设计特点：门阵列方法的设计特点：设计周期短，设计成本低，适合设计适当规模、中设计周期短，设计成本低，适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路。等性能、要求设计时间短、数量相对较少的电路。不足：设计灵活性较低；门利用率低；芯片面积浪不足：设计灵活性较低；门利用率低；芯片面积浪费。费。门海方法的设计特点：门海方法的设计特点：门利用率高，集成密度大，布线灵活，保证布线布门利用率高，集成密度大，布线灵活，保证布线布通率。通率。不足：仍有布线通道，增加通道是

28、单元高度的整数不足：仍有布线通道，增加通道是单元高度的整数倍，布线通道下的晶体管不可用。倍，布线通道下的晶体管不可用。2023-1-2741 定制法包括：定制法包括：标准单元（标准单元（SCSC：Standard CellStandard Cell）积木块（积木块（BBBB：Building Block LayoutBuilding Block Layout）1 1）标准单元法）标准单元法 概念：从标准单元库中调用事先经过精心设计的逻辑单元，概念：从标准单元库中调用事先经过精心设计的逻辑单元，排列成行，行间留有可调整的布线通道，再按功能要求将各内部排列成行，行间留有可调整的布线通道，再按功能要

29、求将各内部单元以及输入单元以及输入/输出单元连接起来，形成所需的专用电路。输出单元连接起来，形成所需的专用电路。芯片布局：芯片中心是单元区，输入芯片布局：芯片中心是单元区，输入/输出单元和压焊块在芯输出单元和压焊块在芯片四周，基本单元具有等高不等宽的结构，布线通道区没有宽度片四周，基本单元具有等高不等宽的结构，布线通道区没有宽度的限制，利于实现优化布线。的限制，利于实现优化布线。三、定制方法三、定制方法2023-1-2742标准单元标准单元2023-1-2743标准单元法与门阵列法比较标准单元法与门阵列法比较SCSC法设计流程与法设计流程与GAGA法相似，但有若干基本的不同点：法相似，但有若干

30、基本的不同点：(1)(1)在门阵列法中逻辑图是转换成门阵列所具有的单元或宏单元，在门阵列法中逻辑图是转换成门阵列所具有的单元或宏单元，而标准单元法则转换成标准单元库中所具有的标准单元。而标准单元法则转换成标准单元库中所具有的标准单元。(2)(2)门阵列设计时首先要选定某一种门复杂度的基片，因而门阵列门阵列设计时首先要选定某一种门复杂度的基片，因而门阵列的布局和布线是在最大的门数目、最大的压焊块数目、布线通道的布局和布线是在最大的门数目、最大的压焊块数目、布线通道的间距都确定的前提下进行的。标准单元法则不同，它的单元数、的间距都确定的前提下进行的。标准单元法则不同，它的单元数、压焊块数取决于具体

31、设计的要求，而且布线通道的间距是可变的，压焊块数取决于具体设计的要求，而且布线通道的间距是可变的，当布线发生困难时，通道间距可以随时加大，因而布局和布线是当布线发生困难时，通道间距可以随时加大，因而布局和布线是在一种不太受约束的条件下进行的。在一种不太受约束的条件下进行的。(3)(3)门阵列设计时只需要定制部分掩膜版，而标准单元设计后需要门阵列设计时只需要定制部分掩膜版，而标准单元设计后需要定制所有的各层掩膜版。定制所有的各层掩膜版。2023-1-2744标准单元法与门阵列法相比的优点：标准单元法与门阵列法相比的优点：(1)(1)芯片面积的利用率比门阵列法要高。芯片中没芯片面积的利用率比门阵列

32、法要高。芯片中没有无用的单元，也没有无用的晶体管。有无用的单元，也没有无用的晶体管。(2)(2)可以保证可以保证100100的连续布通率。的连续布通率。(3)(3)单元能根据设计要求临时加以特殊设计并加入单元能根据设计要求临时加以特殊设计并加入库内，因而可得到较佳的电路性能。库内，因而可得到较佳的电路性能。(4)(4)可以与全定制设计法相结合。在芯片内放入经可以与全定制设计法相结合。在芯片内放入经编译得到的宏单元或人工设计的功能块。编译得到的宏单元或人工设计的功能块。2023-1-2745标准单元法也存在不足：标准单元法也存在不足：(1)(1)原始投资大：单元库的开发需要投入大量的人原始投资大

33、：单元库的开发需要投入大量的人力物力；当工艺变化时，单元的修改工作需要付出力物力；当工艺变化时，单元的修改工作需要付出相当大的代价，因而如何建立一个在比较长的时间相当大的代价，因而如何建立一个在比较长的时间内能适应技术发展的单元库是一个突出问题。内能适应技术发展的单元库是一个突出问题。(2)(2)成本较高：由于掩膜版需要全部定制，芯片的成本较高：由于掩膜版需要全部定制，芯片的加工也要经过全过程，因而成本较高。只有芯片产加工也要经过全过程，因而成本较高。只有芯片产量达到某一定额量达到某一定额(几万至十几万几万至十几万)，其成本才可接受。，其成本才可接受。2023-1-2746 2 2）积木块法）

34、积木块法(BB)(BB)又称又称 通用单元设计法。与标准单元不同之处是：第一，它既不通用单元设计法。与标准单元不同之处是：第一，它既不要求每个单元（或称积木块）等高，也不要求等宽。每个单元可根要求每个单元（或称积木块）等高，也不要求等宽。每个单元可根据最合理的情况单独进行版图设计，因而可获得最佳性能。设计好据最合理的情况单独进行版图设计，因而可获得最佳性能。设计好的单元存入库中备调用。第二，它没有统一的布线通道，而是根据的单元存入库中备调用。第二，它没有统一的布线通道，而是根据需要加以分配需要加以分配 。通用单元法示意图 2023-1-2747BBBB单元：单元：较大规模的功能块（如较大规模的

35、功能块（如ROMROM、RAMRAM、ALUALU或模拟电路单元或模拟电路单元等），单元可以用等），单元可以用GAGA、SCSC、PLDPLD或全定制方法设计。或全定制方法设计。BBBB布图特点：布图特点：任意形状的单元（一般为矩形或任意形状的单元（一般为矩形或“L”L”型）、任意位置、无型）、任意位置、无布布线通道。线通道。BBBB方法特点：方法特点：较大的设计自由度，可以在版图和性能上得到最佳的优化。较大的设计自由度，可以在版图和性能上得到最佳的优化。布图算法布图算法 在发展中，通道不规则，连线端口在单元四周，位置不规则。在发展中，通道不规则，连线端口在单元四周，位置不规则。2023-1-

36、2748四、可编程逻辑器件设计方法四、可编程逻辑器件设计方法 （PLDPLD：Programmable Logic Device Programmable Logic Device）可编程逻辑器件：可编程逻辑器件：这种器件实际上也是没有经过布线的门阵列电路，其完成的逻这种器件实际上也是没有经过布线的门阵列电路，其完成的逻辑功能可以由用户通过对其可编程的逻辑结构单元（辑功能可以由用户通过对其可编程的逻辑结构单元（CLBCLB）进行）进行编程来实现。可编程逻辑器件主要有编程来实现。可编程逻辑器件主要有PALPAL、CPLDCPLD、FPGAFPGA等几种类等几种类型，在集成度相等的情况下，其价格昂

37、贵，只适用于产品试制阶型，在集成度相等的情况下，其价格昂贵，只适用于产品试制阶段或小批量专用产品。段或小批量专用产品。2023-1-2749可编程逻辑器件设计方法可编程逻辑器件设计方法概念：概念：用户通过生产商提供的通用器件，自行进行现场编程和制造，用户通过生产商提供的通用器件，自行进行现场编程和制造，或者通过对或者通过对“与与”、“或或”矩阵进行掩膜编程，构造所需的专用集成矩阵进行掩膜编程，构造所需的专用集成电路电路四种简单PLD器件的比较 2023-1-2750几种集成电路类型设计复杂度及费用比较几种集成电路类型设计复杂度及费用比较Full Custom Full Custom，Stand

38、ard Cell Standard Cell，Gate Array Gate Array，Pogrammable Logic DevicePogrammable Logic Device单片价格单片价格：上涨上涨开发费用开发费用：下降下降设计复杂度设计复杂度：下降下降2023-1-2751不同产量时成本与设计方法的关系不同产量时成本与设计方法的关系2023-1-27521.5 1.5 电子设计自动化技术概论电子设计自动化技术概论 随着随着ICIC集成度的不断提高，集成度的不断提高，ICIC规模越来越大、复杂度越来越规模越来越大、复杂度越来越高，采用高，采用CADCAD辅助设计是必然趋势辅助设计

39、是必然趋势 。第一代第一代ICIC设计设计CADCAD工具出现于工具出现于2020世纪世纪6060年代末年代末7070年代初，但只能年代初，但只能用于芯片的版图设计及版图设计规则的检查。用于芯片的版图设计及版图设计规则的检查。第二代第二代CADCAD系统随着工作站系统随着工作站(Workstation)(Workstation)的推出，出现于的推出，出现于8080年代。年代。其不仅具有图形处理能力，而且还具有原理图输入和模拟能力其不仅具有图形处理能力，而且还具有原理图输入和模拟能力 。如今如今CADCAD工具已进入了第三代，称之为工具已进入了第三代，称之为EDAEDA系统。其主要标志是系系统。

40、其主要标志是系统级设计工具的推出和逻辑设计工具的广泛应用。统级设计工具的推出和逻辑设计工具的广泛应用。2023-1-2753EDAEDA设计工具的选择设计工具的选择qEDAEDAE Electronic lectronic D Design esign A Automationutomation -电子设计自动化。电子设计自动化。随着集成电路工艺的变化及电路规模的迅速增大，随着集成电路工艺的变化及电路规模的迅速增大，集成电路的设计复杂度越来越高，现今成功的集成电集成电路的设计复杂度越来越高，现今成功的集成电路设计必须采用路设计必须采用EDAEDA工具，它是能够促进整个电子设计工具，它是能够促进

41、整个电子设计行业提高设计效率，并使设计人员的各种复杂工作变行业提高设计效率，并使设计人员的各种复杂工作变得比较容易进行的唯一有效手段。得比较容易进行的唯一有效手段。2023-1-2754 EDAEDA设计工具的种类（图示）设计工具的种类（图示）2023-1-2755工作站平台上的主流工作站平台上的主流EDAEDA软件简介软件简介：1 1）Candence EDACandence EDA软件软件Candence公司为IC设计者提供了丰富的设计工具，包括：数字系统模拟工具Verilog-XL；电路图设计工具Composer；电路模拟工具Spectre(Analog Artist)；射频模拟工具Sp

42、ectre RF；版图编辑器Virtuoso Layout；布局布线工具Preview；版图验证工具Dracula等 2023-1-27562 2）Synopsys EDASynopsys EDA软件软件 SynopsysSynopsys公司在公司在EDAEDA业界以它的综合工具而称著。业界以它的综合工具而称著。SynopsysSynopsys提倡顶层设计。使用该公司的综合工具，现提倡顶层设计。使用该公司的综合工具，现今已有八成的今已有八成的ASICASIC是由顶层设计的。它支持是由顶层设计的。它支持VHDLVHDL全集，全集，允许概念级验证，可以自动生成特定工艺的门级网表。允许概念级验证，可

43、以自动生成特定工艺的门级网表。SynopsysSynopsys公司公司20192019年合并了年合并了AvantAvant！公司之后，拥有了！公司之后，拥有了一系列深亚微米一系列深亚微米ASICASIC设计的专业化工具，包括优秀的设计的专业化工具，包括优秀的模拟工具模拟工具HspiceHspice，使得底层设计能力得到了提升。，使得底层设计能力得到了提升。2023-1-27573 3）Mentor EDAMentor EDA软件软件具有具有EDAEDA全线产品，包括：全线产品，包括：设计图输入；设计图输入；数字电路设计工具；数字电路设计工具；模拟电路分析工具；模拟电路分析工具；数数/模混合电路

44、分析工具；模混合电路分析工具；逻辑综合工具；逻辑综合工具；故障分析模拟工具；故障分析模拟工具；PCBPCB设计；设计；ASICASIC设计与校验；设计与校验；自动测试矢量生成（自动测试矢量生成（ATPGATPG）；）；系统设计工具；系统设计工具；数字信号处理（数字信号处理（DSPDSP）工具；）工具；FPGAFPGA设计等。设计等。2023-1-27584 4）Zeni EDAZeni EDA软件软件 九天（九天（ZeniZeni）系统是熊猫（）系统是熊猫（PandaPanda）系统的改进版。）系统的改进版。熊猫系统由我国在熊猫系统由我国在8080年代后期自主开发，面向全定制和半定年代后期自主

45、开发，面向全定制和半定制大规模集成电路设计的制大规模集成电路设计的EDAEDA工具软件，是具有可支持工具软件，是具有可支持1010万元件规万元件规模设计能力的大型集成电路计算机辅助设计系统。模设计能力的大型集成电路计算机辅助设计系统。九天（九天（ZeniZeni）系统包含）系统包含3 3个子系统，覆盖了集成电路设计的个子系统，覆盖了集成电路设计的主要过程，包括：主要过程，包括：基于语言的和基于图形的设计输入，各个级别的设计正确性基于语言的和基于图形的设计输入，各个级别的设计正确性的模拟验证（的模拟验证（ZeniVDEZeniVDE）；）；交互式的物理版图设计（交互式的物理版图设计（ZeniPD

46、TZeniPDT）；）；版图正确性验以及版图正确性验以及CADCAD数据库数据库 （ZeniVERIZeniVERI）。）。2023-1-2759EDAEDA的四大要素的四大要素 系统系统 电路电路 工具（语言）工具（语言）版图版图2023-1-2760几个关键环节几个关键环节 系统建模系统建模 综合综合 验证验证 布图布线布图布线2023-1-2761ICIC设计的两大方面设计的两大方面 前端设计前端设计 后端设计后端设计2023-1-27621.6 1.6 九天系统综述九天系统综述 九天系统是一套完整的超大规模集成电路计算机辅助设计系统。九天系统是一套完整的超大规模集成电路计算机辅助设计系

47、统。它采用了分布式的、高效的数据统一管理方式，具有美观、方便的用它采用了分布式的、高效的数据统一管理方式，具有美观、方便的用户界面。为用户创造了一个开放的集成电路设计环境，支持基于户界面。为用户创造了一个开放的集成电路设计环境，支持基于VHDLVHDL、EDIFEDIF、GDSIIGDSII、CIFCIF、SPICESPICE、CDLCDL等多种标准的或通用的设计数据交换等多种标准的或通用的设计数据交换格式，可以方便地与格式，可以方便地与CadenceCadence、ynopsys ynopsys、MentorMentor等其它设计系统进行等其它设计系统进行设计转换。设计转换。九天系统主要由三

48、部分设计工具组成：九天系统主要由三部分设计工具组成：ZeniVDEZeniVDE（Zeni VHDL/Verilog Design EnvironmentZeni VHDL/Verilog Design Environment）；）；ZeniPDTZeniPDT（Zeni Physical Design ToolZeni Physical Design Tool）；）；ZeniVERIZeniVERI（Zeni VerifyZeni Verify）。这些）。这些工具覆盖了从原理图输入到生成最终版图的集成电路设计全过程工具覆盖了从原理图输入到生成最终版图的集成电路设计全过程 。2023-1-27

49、63九天系统设计全定制IC基本流程 九天系统设计全定制九天系统设计全定制ICIC基本流程基本流程 2023-1-27641 1）ZeniVDEZeniVDE的设计流程的设计流程 ZeniVDE设计流程图 2023-1-2765 ZeniPDT设计流图 2 2）ZeniPDTZeniPDT的设计流程的设计流程2023-1-27663 3）ZeniVERIZeniVERI的设计流程的设计流程 ZeniVER验证流程图 2023-1-2767 受到受到ICIC制造工艺极限条件和具体工艺要求的制造工艺极限条件和具体工艺要求的限制，限制，ICIC版图设计在移交制造厂家前必须进行一版图设计在移交制造厂家前

50、必须进行一系列的版图验证，以保确芯片的成品率。版图数系列的版图验证，以保确芯片的成品率。版图数据基本验证有：据基本验证有：设计规则检查（设计规则检查（DRCDRC）电气规则验证（电气规则验证（ERCERC）电路与版图一致性验证（电路与版图一致性验证（LVSLVS）集成电路版图验证简介集成电路版图验证简介 2023-1-2768设计规则检查（设计规则检查（DRCDRC）包括最小线宽、最小图形间距、最小接触孔尺包括最小线宽、最小图形间距、最小接触孔尺寸、栅和源漏区的最小交叠等。寸、栅和源漏区的最小交叠等。2023-1-2769电气规则验证（电气规则验证（ERCERC）检测有没有电路意义的连接错误，