《集成电路制造工艺与工程应用》第一章课件.pptx

1、1集成电路制造工艺与工程应用讲义 2018/09/28一一崛起的崛起的CMOSCMOS工艺制程技工艺制程技术术1.典型工艺技术：双极型工艺技术PMOS工艺技术NMOS工艺技术CMOS工艺技术2.特殊工艺技术：BiCOMS工艺技术BCD工艺技术HV-CMOS工艺技术2集成电路制造工艺与工程应用讲义 2018/09/281.1.典型工艺典型工艺技术技术：双极型工艺技术PMOS工艺技术NMOS工艺技术CMOS工艺技术3集成电路制造工艺与工程应用讲义 2018/09/28双双极型工极型工艺技术艺技术1.1947年，第一只点接触晶体管在贝尔实验室诞生。1970年硅平面工艺制程技术成熟，双极型工艺集成电路

2、开始大批量生产。2.双极型工艺技术的特点：a)制造流程简单，制造成本低和成品率高。b)电路性能方面它具有高速度、高跨导、低噪声、高模拟精度和强电流驱动能力等方面的优势。c)通常用于电流放大型电路、功率放大型电路和高速电路。d)集成度低和功耗大。其纵向（结深）尺寸无法按比例缩小，限制了它在超大规模集成电路的应用。3.20世纪60年代之前集成电路基本是双极型工艺集成电路，20世纪70年代NMOS和CMOS工艺集成电路开始在逻辑运算领域逐步取代双极型工艺集成电路的统治地位。4集成电路制造工艺与工程应用讲义 2018/09/28PMOSPMOS工艺技术工艺技术1.PMOS工艺技术出现在20世纪60年代

3、。2.早期的PMOS栅极是金属铝栅，MOSFET的核心是金属-氧化物-半导体，它们组成电容，形成电场，所以称为金属氧化物半导体场效应管。PMOS的源和漏分别在栅两边，通过栅压控制沟道开启和关闭来控制器件。（也称门器件）3.PMOS遇到的问题：a)铝栅不能承受高温退火工艺=源漏有源区与制造铝栅需要两次光刻步骤=存在套刻不齐的问题；b)为了解决铝栅套刻不齐问题=采用铝栅重叠设计=造成铝栅与源漏有源区产生重叠=导致栅极寄生电容Cgs和Cgd增大=增加器件的尺寸=降低集成度。4.PMOS主要用在速度比较慢的时钟控制电路。1974年，加德士半导体利用PMOS设计时钟集成电路。PMOS时钟集成电路5集成电

4、路制造工艺与工程应用讲义 2018/09/28铝栅套刻不齐问题铝栅套刻不齐问题（a）光刻 （b）显影 （c）刻蚀 PMOS源漏离子扩散工艺PMOS铝栅工艺（a）铝互连和铝栅光刻 （b）显影 （c）铝互连和铝栅刻蚀（a）源漏有源区光刻 （b）显影 （c）源漏有源区刻蚀 （c）源漏离子扩散6集成电路制造工艺与工程应用讲义 2018/09/28NMOSNMOS工艺技术工艺技术1.NMOS工艺技术出现在20世纪70年代初期，早期的NMOS栅极也是金属铝栅。2.1968年出现多晶硅栅（Polysilicon）工艺技术，解决了源漏有源区与栅套刻不齐的问题。多晶硅栅工艺技术被广泛应用到NMOS工艺制程技术和

5、PMOS工艺技术上。3.NMOS工艺技术的特点：a)高的集成度；b)驱动能力差；c)光刻步骤比双极型工艺技术少，价格便宜；双极型工艺技术中存在很多为了提高双极型晶体管性能的工艺，如N-EPI和NBL；d)功耗和散热成为限制芯片性能的瓶颈，限制了NMOS工艺技术在超大规模集成电路的应用。（集成度不断提高，每颗芯片可能含有上万门器件）。(a)NMOS反相器 (b)NMOS或非门(c)NMOS与非门7集成电路制造工艺与工程应用讲义 2018/09/28多晶硅栅工艺技术多晶硅栅工艺技术（a）多晶硅栅光刻 （b）显影 （c）多晶硅栅刻蚀多晶硅栅工艺技术NMOS源漏离子扩散工艺（a）源漏扩散光刻 （b）显

6、影 （c）源漏扩散刻蚀 （d）源漏扩散离子扩散8集成电路制造工艺与工程应用讲义 2018/09/28CMOSCMOS工艺技术工艺技术1.1963年，飞兆（也称仙童）半导体公司研发实验室的工程师提出CMOS工艺技术。1974年，美国无线电公司公司推出RCA1802，业界首次将CMOS工艺技术用于制造微处理器芯片。2.CMOS是互补金属氧化物半导体，它是把NMOS和PMOS制造在同一个芯片上组成集成电路，CMOS工艺技术就是利用互补对称电路来配置连接PMOS和NMOS从而形成逻辑电路。3.CMOS工艺技术的特点：a)静态功耗几乎接近为零，可以很好的解决功耗问题；b)特征尺寸按比例缩小，可以选择较低

7、的电源电压；c)早期的CMOS工艺技术采用简单pn结隔离，集成度低、寄生电容大、运算速度慢、引起闩锁效应d)20世纪90年代，很多先进的工艺技术（STI、Salicide等）出现，使得CMOS工艺集成电路的工作速度不断提高，它的性能已经可以与双极型工艺集成电路抗衡。9集成电路制造工艺与工程应用讲义 2018/09/28SOS CMOSSOS CMOS集成电集成电路和路和硅硅CMOSCMOS集成电路集成电路制造在蓝宝石上的CMOS工艺集成电路的剖面图利用LOCOS隔离的0.35um CMOS工艺集成电路的剖面图利用STI隔离的0.11um CMOS工艺集成电路的剖面图蓝宝石（Silicon-on

8、-Sapphire SOS）是通过外延生长技术把硅生长在蓝宝石上，SOS CMOS工艺集成电路被应用在人造卫星和导弹等军事电子领域。10集成电路制造工艺与工程应用讲义 2018/09/282.2.特殊工艺特殊工艺技术技术：BiCOMS工艺技术BCD工艺技术HV-CMOS工艺技术11集成电路制造工艺与工程应用讲义 2018/09/281.双极型集成电路功耗大和集成度低，早期的CMOS工艺集成电路速度低、驱动能力差，它们都无法满足VLSI系统集成多方面的发展需要。2.BiCMOS（双极-互补金属氧化物半导体）工艺技术的特点：a)将双极型器件和CMOS器件同时制造在同一芯片上；b)综合双极型器件的高

9、跨导、强驱动能力和CMOS器件的低功耗、高集成度的优点。3.BiCMOS工艺集成电路的基本设计思想：a)芯片内部核心逻辑部分采用CMOS器件为主要单元门电路；b)而输出缓冲电路和驱动部分电路要求驱动大电容负载，所以输出缓冲电路和驱动部分电路使用双极型器件。4.BiCMOS工艺技术主要用于RF电路、LED控制驱动和IGBT控制驱动等芯片。BiCMOS 工艺技术工艺技术12集成电路制造工艺与工程应用讲义 2018/09/281.1986年，意法半导体(ST)公司率先研制成功BCD工艺制程技术。2.BCD（Bipolar CMOS DMOS）工艺技术的特点：a)把BJT，CMOS和DMOS器件同时制

10、作在同一芯片上；b)BCD工艺制程技术除了综合了双极器件的高跨导和强负载驱动能力，以及CMOS的高集成度和低功耗的优点，更为重要的是它还综合了高压DMOS器件的高压大电流驱动能力的特性，使DMOS可以在开关模式下工作，功耗极低。3.DMOS器件主要有两种类型：a)一种是垂直双扩散金属氧化物半导体场效应管VDMOS(Vertical Double Diffused MOSFET)；b)另一种是横向双扩散金属氧化物半导体场效应管LDMOS(Lateral Double Diffused MOSFET)。4.BCD工艺技术主要用于电子照明，智能功率等芯片。BCD 工艺技术工艺技术VDMOS剖面图LD

11、MOS剖面图13集成电路制造工艺与工程应用讲义 2018/09/281.HV-CMOS工艺技术的特点：a)把CMOS和DDDMOS（Double Diffused Drain MOS）/FDMOS(Field Oxide Drift MOS)制造在同一个芯片上；b)是传统CMOS工艺制程技术向高压的延伸，可以支持高压信号输出；c)成本比BCD工艺低。2.HV-CMOS工艺集成电路的基本设计思想：a)芯片内部核心逻辑部分采用CMOS器件为主要单元门电路；b)而输出缓冲电路和驱动部分电路要求驱动高压信号，所以输出缓冲电路和驱动部分电路使用高压器件。3.HV-CMOS工艺集成电路主要应用在LCD和L

12、ED屏幕驱动芯片。HV-CMOS 工艺技术工艺技术14集成电路制造工艺与工程应用讲义 2018/09/28二二MOSMOS晶体管晶体管的的发发展和面临的挑战展和面临的挑战多晶硅栅（Polysilicon），栅极金属硅化物（Polycide）漏端轻掺杂（lightly Doped Drain-LDD）结构沟道离子注入自对准金属硅化物（Salicide）应变硅和提高源漏（Raise Source and Drain RSD）高K介质-金属栅（HKMG）全耗尽-SOI（Fully Depletion FD-SOI）鳍型场效应晶体管-FinFET15集成电路制造工艺与工程应用讲义 2018/09/28

13、1.铝栅的特点：a)金属导体材料铝电阻率低；b)不能耐高温；c)存在套刻不齐问题会影响集成度。2.1968年，半导体业界利用多晶硅栅代替铝栅。3.多晶硅栅具有三方面的优点：a)第一个优点是多晶硅不但与硅工艺兼容，而且多晶硅可以耐高温退火；b)第二个优点是多晶硅栅可以实现源漏有源区自对准；c)第三个优点是可以通过掺杂来改变多晶硅栅功函数，从而能很好地解决了CMOS技术中的NMOS和PMOS阈值电压的调节问题。多晶硅栅（多晶硅栅（Polysilicon）工艺技术）工艺技术16集成电路制造工艺与工程应用讲义 2018/09/28随着MOS器件的特征尺寸缩小到亚微米阶段：1.多晶硅栅的缺点：电阻率高，

14、严重影响了MOS器件的高频特性。（厚度3K的多晶硅的方块电阻高达36ohm/sq。）2.金属硅化物（polycidepolycide）：a)是多晶硅和金属硅化物（polycide）的双层材料，电阻率低。（Polycide的方块电阻只有3ohm/sq。）b)在亚微米阶段，利用它代替多晶硅栅，降低栅极的电阻。3.3.HCIHCI和LDDLDD结构：随着MOS器件的特征尺寸不断缩小=沟道横向电场强度不断增强=载流子发生碰撞电离现象=形成热载流子注入效应=利用LDD（Lightly Doped Drain-LDD）结构改善漏端耗尽区的峰值电场=改善热载流子注入效应。栅极金属硅化物和漏端轻掺杂栅极金属硅

15、化物和漏端轻掺杂结构结构工艺技术工艺技术17集成电路制造工艺与工程应用讲义 2018/09/28MOS器件的特征尺寸缩小到深亚微米（0.25umL）：1.源漏有源区结深和金接触孔的尺寸不断缩小=接触电阻升高了（200ohm以上）=利用金属硅化物（silicide）降低有源区的电阻和接触电阻。2.自对准金属硅化物SalicideSalicide（Self Aligned SilicideSelf Aligned Silicide）：金属材料（Ti、Co和Ni等）只会与硅和多晶硅发生反应形成金属硅化物，而不会与氧化物发生反应。3.3.DIBLDIBL和沟道离子注入：a)源漏之间的耗尽区相互靠近=导

16、致势垒高度降低=形成亚阈值漏电流。b)利用沟道离子注入和晕环（Halo）/口袋（Pocket）离子注入=增加沟道区域和衬底的离子浓度=减小源漏与衬底之间的耗尽区宽度=改善亚阈值区的漏电流。自对准金属硅化物和沟道离子注入工艺技术自对准金属硅化物和沟道离子注入工艺技术18集成电路制造工艺与工程应用讲义 2018/09/28MOS器件的特征尺寸不断缩小到90nm及以下：1.提高沟道掺杂浓度抑制短沟道效应=高掺杂的沟道会增大库伦散射=载流子迁移率下降=器件的速度降低。2.应变硅技术：通过外延生长在源漏区嵌入应变材料使沟道发生应变，从而提高器件的速度。例如NMOS的应变材料是SiC，PMOS的应变材料是

17、SiGe。3.3.RSDRSD（Raise Source and DrainRaise Source and Drain）技术：a)随着源漏的结深的减小=出现漏电=利用RSD技术来增加源漏有源区的厚度。b)RSD技术是通过外延技术生长技术，在源漏区嵌入应变材料的同时提高源漏有源区的厚度。应变硅和提高源漏工艺技术应变硅和提高源漏工艺技术19集成电路制造工艺与工程应用讲义 2018/09/28MOS器件的特征尺寸不断缩小45nm及以下时：1.栅氧化层的厚度减小到2nm以下=栅极与衬底之间出现量子隧穿效应=形成栅极泄漏电流。2.2.HKMGHKMG技术：利用HK介质材料代替SiON和利用金属栅取代多

18、晶硅栅的技术称为HKMG工艺技术。a)利用高K介电常数介质材料代替传统SiON，可以得到更高栅介质的物理厚度，改善栅极漏电流。b)HK介质材料与多晶硅栅不兼容，会形成界面缺陷造成费米能级的钉扎现象，会形成粗糙的界面导致载流子迁移率降低。c)利用金属栅（Metal Gate-MG）取代多晶硅栅电极解决Vt漂移、多晶硅栅耗尽效应、过高的栅电阻和费米能级的钉扎等现象。高高K介质介质-HKMG20集成电路制造工艺与工程应用讲义 2018/09/28MOS器件的特征尺寸不断缩小22nm及以下时：1.仅仅依靠提高沟道的掺杂浓度和降低源漏结深已不能很好的改善短沟道效应。2.基于SOI的超薄绝缘层上的平面硅技

19、术提出UTB-SOI（Ultra Thin Body-UTB），也就是FD-SOI（Fully Depleted SOI 全耗尽）晶体管。FD-SOI晶体管的沟道厚度很小，它只有5nm左右，栅的垂直电场可以有效的控制器件的沟道，从而有效抑制短沟道效应，达到降低器件关闭时漏电流的目的。全耗尽全耗尽-SOI工艺技术工艺技术21集成电路制造工艺与工程应用讲义 2018/09/28MOS器件的特征尺寸不断缩小22nm及以下时：1.实现22nm的另外一个途径是采用三维立体型结构的体FinFET和SOI FinFET代替平面结构的MOSFET作为集成电路的晶体管，由于三维立体晶体管结构很像鱼的鳍，所以称为鳍型场效应晶体管。2.FinFET晶体管凸起的沟道区域是一个被三面栅极包裹的鳍状半导体，沿源-漏方向的鳍与栅重合的区域的长度为沟道长度。栅极三面包裹沟道的结构增大了栅与沟道的面积，增强了栅对沟道的控制能力，从而降低了漏电流，抑制短沟道效应，同时也有效的增加了器件沟道的有效宽度，并且增加了器件的跨导。鳍型场效应晶体管鳍型场效应晶体管-FinFET工艺技术工艺技术