第12章-IC工艺几种IC工艺流程-课件[1].ppt

1、2020/10/281第五单元：集成技术简介第五单元：集成技术简介第十二章：几种第十二章：几种IC工艺流程工艺流程12.1.CMOS工艺工艺2020/10/282After studying the material in this chapter,you will be able to:Draw a diagram showing how a typical wafer flows in a sub-micron CMOS IC fab.画出典型的流程图画出典型的流程图Give an overview of the six major process areas and the sort/t

2、est area in the wafer fab.对对6种主要工艺的应用和测试有大概的认识种主要工艺的应用和测试有大概的认识For each of the 14 CMOS manufacturing steps,describe its primary purpose.描述描述CMOS工艺工艺14个步骤的主要目的个步骤的主要目的Discuss the key process and equipment used in each CMOS manufacturing step.1.能讨论每一步流程的关键工艺和设备能讨论每一步流程的关键工艺和设备 3精品资料2020/10/284Major Fa

3、brication Steps in MOS Process FlowOxidation(Field oxide)Silicon substrateSilicon dioxideoxygenPhotoresistDevelopoxidePhotoresistCoatingphotoresistMask-WaferAlignment and ExposureMaskUV lightExposed PhotoresistexposedphotoresistSDActive RegionsSDsilicon nitrideNitrideDepositionContact holesSDGContac

4、tEtchIon ImplantationDGScanning ion beamSMetal Deposition and EtchdrainSDGMetal contacts PolysiliconDepositionpolysiliconSilane gasDopant gasOxidation(Gate oxide)gate oxideoxygenPhotoresistStripoxideRF PowerIonized oxygen gasOxideEtchphotoresistoxideRF Power Ionized CF4 gasPolysiliconMask and EtchRF

5、 PowerIonized CCl4 gaspoly gateRF Power2020/10/285CMOS Process Flow Overview of Areas in a Wafer Fab Diffusion Photolithography Etch Ion Implant Thin Films Polish 2020/10/286Model of Typical Wafer Flow in a Sub-Micron CMOS IC FabTest/SortImplantDiffusionEtchPolishPhotoCompleted WaferUnpatterned Wafe

6、rWafer StartThin FilmsWafer Fabrication(front-end)2020/10/287Simplified Schematic of High-Temperature FurnaceGas flowcontrollerTemperaturecontrollerPressurecontrollerHeater 1Heater 2Heater 3ExhaustProcess gasQuartz tubeThree-zoneHeating ElementsTemperature-setting voltagesThermocouplemeasurements202

7、0/10/288Photolithography Bay in a Sub-micron Wafer Fab2020/10/289Load StationVapor PrimeSoft BakeCool PlateCool PlateHard BakeTransfer StationResist CoatDevelop-RinseEdge-Bead RemovalWafer Transfer SystemWafer CassettesWafer Stepper(Alignment/Exposure System)Simplified Schematic of a Photolithograph

8、y Processing Module2020/10/2810Simplified Schematic of Dry Plasma Etchere-e-R+Glow discharge(plasma)Gas distribution baffleHigh-frequency energyFlow of byproducts and process gasesAnode electrodeElectromagnetic fieldFree electronIon sheathChamber wallPositive ionEtchant gas entering gas inletRF coax

9、 cablePhotonWaferCathode electrodeRadical chemicalVacuum lineExhaust to vacuum pumpVacuum gaugee-2020/10/2811Simplified Schematic of Ion ImplanterIon sourceAnalyzing magnetAcceleration columnBeamline tubeIon beamPlasmaGraphiteProcess chamberScanning diskMass resolving slitHeavy ionsGas cabinetFilame

10、ntExtraction assemblyLighter ions2020/10/2812Thin Film Metallization Bay2020/10/2813Simplified Schematics of CVD Processing SystemCapacitive-coupled RF inputSusceptorHeat lamps WaferGas inletExhaustChemical vapor depositionProcess chamberCVD cluster tool2020/10/2814Polish Bay in a Sub-micron Wafer F

11、ab2020/10/2815Twin-well Implants双阱注入双阱注入Shallow Trench Isolation 浅槽隔离浅槽隔离Gate Structure多晶硅栅结构多晶硅栅结构Lightly Doped Drain Implants轻掺杂漏注入轻掺杂漏注入Sidewall Spacer侧墙形成侧墙形成 Source/Drain Implants源源/漏注入漏注入Contact Formation接触孔形成接触孔形成Passivation layerBonding pad metalp+Silicon substrateLI oxideSTIn-wellp-wellILD-

12、1ILD-2ILD-3ILD-4ILD-5M-1M-2M-3 M-4Poly gatep-Epitaxial layerp+ILD-6LI metalViap+p+n+n+n+2314567891011121314CMOS Manufacturing Steps 2020/10/2816Local Interconnect局部互连局部互连Interlayer Dielectric to Via-1通孔通孔1和金属塞和金属塞1的形成的形成First Metal Layer金属金属1互连互连Second ILD to Via-2通孔通孔2和金属塞和金属塞2的形成的形成Second Metal La

13、yer to Via-3金属金属2互连互连Metal-3 to Pad Etch金属金属3 压点形成压点形成Parametric Testing测试测试Passivation layerBonding pad metalp+Silicon substrateLI oxideSTIn-wellp-wellILD-1ILD-2ILD-3ILD-4ILD-5M-1M-2M-3 M-4Poly gatep-Epitaxial layerp+ILD-6LI metalViap+p+n+n+n+2314567891011121314CMOS Manufacturing Steps 2020/10/2817

14、n-well Formation 1-1312PhotoImplantDiffusion4PolishEtch5Thin Films5 um(Dia=200 mm,2 mm thick)PhotoresistPhosphorus implant312p+Silicon substratep-Epitaxial layerOxide5n-well41、外延、外延2、初始氧化：、初始氧化：1000 C干氧，干氧，150；保护外延层、介；保护外延层、介质屏蔽层、减少注入损伤、控制注入深度。质屏蔽层、减少注入损伤、控制注入深度。3、第一层掩膜：由光刻胶作为离子注入的掩膜、第一层掩膜：由光刻胶作为离子注

15、入的掩膜 4、n阱注入：阱注入：200KeV高能磷（高能磷（P）注入，结深）注入，结深1 m。5、退火：先进行氧等离子体去胶；退火的目的有裸露的、退火：先进行氧等离子体去胶；退火的目的有裸露的Si表面形成氧化阻挡层、再分布、杂质电激表面形成氧化阻挡层、再分布、杂质电激活、活、消除晶格损伤消除晶格损伤2020/10/2818p-well Formation 1-2Thin Films312PhotoImplantDiffusionPolishEtchp+Silicon substrateBoron implantPhotoresist1p-Epitaxial layerOxide3n-well2

16、p-well6、第二层掩膜：由光刻胶作为离子注入的掩蔽层；、第二层掩膜：由光刻胶作为离子注入的掩蔽层；检测检测。7、p阱注入：硼（阱注入：硼（B）注入（能量较磷注入时底），）注入（能量较磷注入时底），倒置阱倒置阱8、退火、退火2020/10/2819STI Trench EtchThin Films12PhotoPolishEtchImplantDiffusion34+IonsSelective etching opens isolation regions in the epi layer.p+Silicon substratep-Epitaxial layern-wellp-well3Ph

17、otoresist2Nitride41OxideSTI trench9、清洗、清洗10、1000 C干氧，干氧，150；保护外延层；保护外延层11、Si3N4膜淀积：膜淀积：750 C LPCVD NH3+SiH2Cl2；保护有源区；保护有源区；CMP的阻挡材料的阻挡材料12、第三层掩膜：、第三层掩膜：检测检测；由于特征尺寸减小，光刻难度增加。；由于特征尺寸减小，光刻难度增加。13、STI槽刻蚀：槽刻蚀：F基或基或Cl基等离子体刻蚀；检测台阶高度、特征尺基等离子体刻蚀；检测台阶高度、特征尺 寸、和腐蚀缺陷寸、和腐蚀缺陷2020/10/2820STI Oxide Fill12DiffusionP

18、olishEtchPhotoImplantThin Filmsp-wellTrench fill by chemical vapor deposition1Liner oxidep+Silicon substratep-Epitaxial layern-well2NitrideTrench CVD oxideOxide14、沟槽衬垫氧化：、沟槽衬垫氧化：1000 C干氧，干氧，150；15|、沟槽、沟槽CVD氧化物填充：可用高速淀积。氧化物填充：可用高速淀积。2020/10/2821STI FormationThin Films12DiffusionEtchPhotoImplantPolish

19、p-well12Planarization by chemical-mechanical polishingSTI oxide after polishLiner oxidep+Silicon substratep-Epitaxial layern-wellNitride strip16、沟槽氧化抛光（、沟槽氧化抛光（CMP）：）：17、氮化物去除：热磷酸、氮化物去除：热磷酸2020/10/2822Poly Gate Structure ProcessThin Films12DiffusionEtchPhotoImplantPolish34p+Silicon substrateGate oxi

20、de12p-Epitaxial layern-wellp-wellPolysilicon depositionPoly gate etch43Photoresist ARC18、去除氧化层：栅氧化前进行。、去除氧化层：栅氧化前进行。19、栅氧化层生长：完成后立即进行多晶硅淀积（、栅氧化层生长：完成后立即进行多晶硅淀积（5000）20、第四层掩膜：光刻多晶硅栅；深紫外光刻；加抗反射涂层、第四层掩膜：光刻多晶硅栅；深紫外光刻；加抗反射涂层ARC；检测。；检测。21、多晶硅栅刻蚀：先进的各向异性的等离子刻蚀机。、多晶硅栅刻蚀：先进的各向异性的等离子刻蚀机。2020/10/2823n-LDD Impl

21、antThin Films12DiffusionEtchPhotoImplantPolishp+Silicon substratep-Epitaxial layern-wellp-welln-n-n-1Photoresist maskArsenic n-LDD implant222、第五层掩膜：光刻、第五层掩膜：光刻n-LDD注入区注入区23、n-LDD注入：注入：As离子低能、浅结注入离子低能、浅结注入24、去胶：、去胶：2020/10/2824p-LDD Implant12DiffusionEtchPhotoImplantPolishThin Filmsp+Silicon substrat

22、ep-Epitaxial layern-wellp-wellPhotoresist Mask1p-p-Photoresist mask1n-n-2BF p-LDD implant2p-n-26、第六层掩膜：光刻第六层掩膜：光刻p-LDD注入区注入区27、p-LDD注入：注入：BF2离子低能、浅结注入离子低能、浅结注入2020/10/2825Side Wall Spacer Formation12DiffusionEtchPhotoImplantPolishThin Films+Ionsp+Silicon substratep-Epitaxial layern-wellp-wellp-p-1Sp

23、acer oxideSide wall spacer2Spacer etchback by anisotropic plasma etcherp-n-n-n-28、淀积、淀积SiO2层：层：1000二氧化硅层；二氧化硅层；29、SiO2层反刻：先进的各向异性的等离子刻蚀机；层反刻：先进的各向异性的等离子刻蚀机；无需光刻、并实现侧壁无需光刻、并实现侧壁2020/10/2826n+Source/Drain ImplantThin Films12DiffusionEtchPhotoImplantPolishp+Silicon substratep-Epitaxial layern-wellp-wel

24、ln+Arsenic n+S/D implant2Photoresist mask1n+n+30、第七层光刻：、第七层光刻：n+源源/漏注入区光刻；漏注入区光刻；31、源、源/漏注入：漏注入：“中中”能量能量As离子注入；实现自对准。离子注入；实现自对准。2020/10/2827p+Source/Drain Implant12DiffusionEtchPhotoPolishThin FilmsImplant3Boron p+S/D implant2p+Silicon substratep-Epitaxial layern-wellp-wellPhotoresist Mask11Photores

25、ist maskn+p+p+n+n+p+32、第八层光刻：、第八层光刻：p+源源/漏注入区光刻；漏注入区光刻；33、源、源/漏注入：漏注入：“中中”能量能量B离子注入；实现自对准。离子注入；实现自对准。34、退火：、退火：RTP，1000 C，数秒钟；，数秒钟；2020/10/2828Contact FormationThin Films12DiffusionEtchPhotoImplantPolish32Tisilicide contact formation(anneal)Titanium etch3Titanium depostion1n+p+n-wellp+n+p-welln+p+p-

26、Epitaxial layerp+Silicon substrate35、钛、钛(Ti)的淀积：氩等离子体溅射的淀积：氩等离子体溅射Ti靶，（靶，（PVD）36、退火（合金）：、退火（合金）：700 C，RTP；与；与Si形成形成TiSi2，与与SiO2不反应。不反应。37、刻蚀金属钛：化学方法不腐蚀、刻蚀金属钛：化学方法不腐蚀TiSi2，无需掩膜。，无需掩膜。2020/10/2829LI Oxide Dielectric Formation1Nitride CVDp-wellp-wellp-Epitaxial layerp+Silicon substrateLI oxide2Doped ox

27、ide CVD4 LI oxide etchOxide polish3DiffusionEtchPhotoImplantPolish3421Thin Films38、Si3N4膜的膜的CVD：作为阻挡层，保护有源区。：作为阻挡层，保护有源区。39、掺杂氧化物膜的、掺杂氧化物膜的CVD：PSG（BPSG），提高介电特性，快速退），提高介电特性，快速退火火熔流熔流平坦化。平坦化。40、氧化层抛光：、氧化层抛光：CMP工艺工艺 8000。41、第九层掩膜：局部互连刻蚀；形成窄沟槽、第九层掩膜：局部互连刻蚀；形成窄沟槽定义互连金属路径。定义互连金属路径。2020/10/2830LI Metal For

28、mationThin FilmsDiffusionPhotoImplant3214EtchPolishn-wellLI tungsten polishTungsten depositionTi/TiN deposition234LI oxideTi deposition1p-wellp-Epitaxial layerp+Silicon substrate42、金属、金属Ti膜淀积：膜淀积：PVD；充当金属充当金属W与与SiO2间的黏合剂。间的黏合剂。43、氮化钛淀积：立即淀积于、氮化钛淀积：立即淀积于Ti膜表面，膜表面，充当金属充当金属W 的扩散阻挡层。的扩散阻挡层。44、钨（、钨（W）淀积：

29、）淀积：CVD；不用；不用Al的原因是，的原因是，W能填充小孔，且抛光性好。能填充小孔，且抛光性好。45、磨抛、磨抛W：CMP；除去介质膜上的；除去介质膜上的W，完成，完成“大马士革大马士革”工艺。工艺。2020/10/2831LI Oxide as a Dielectric for Inlaid LI Metal(Damascene)大马士革工艺LI metalLI oxide2020/10/2832Via-1 Formation（多层金属布线间的通孔）DiffusionEtchPhotoImplantPolish321Thin FilmsOxide polishILD-1 oxide et

30、ch(Via-1 formation)23LI oxideILD-1 oxide deposition1ILD-1p-welln-wellp-Epitaxial layerp+Silicon substrate46、氧化物膜淀积：、氧化物膜淀积：CVD；SiO247、氧化物膜的磨抛：、氧化物膜的磨抛：CMP；8000。48、第十层掩膜：光刻多层布线间的连接孔（、第十层掩膜：光刻多层布线间的连接孔（0.25 m)；检测；检测2020/10/2833Plug-1 FormationThin FilmsDiffusionPhotoImplant3214EtchPolishTungsten polis

31、h(Plug-1)TungstendepositionTi/TiN deposition234LI oxideTi dep.1ILD-1p-welln-wellp-Epitaxial layerp+Silicon substrate49、淀积、淀积Ti阻挡层：阻挡层：PVD；充当金属充当金属W与与SiO2间的黏合剂。间的黏合剂。50、氮化钛淀积：、氮化钛淀积：CVD；立即淀积于；立即淀积于Ti膜表面，膜表面，充当金属充当金属W 的扩散阻的扩散阻挡层。挡层。51、淀积、淀积W：CVD；形成；形成W塞（塞（Plug）。）。52、磨抛钨：、磨抛钨：CMP；直到第一层的层间介质。；直到第一层的层间介质

32、。2020/10/2834SEM Micrographs of Polysilicon,Tungsten LI and Tungsten Plugs PolysiliconTungsten LITungsten plugMag.17,000 X2020/10/2835Metal-1 Interconnect Formation2341TiN depositionAl+Cu(1%)depositionTi DepositionLI oxideILD-1Metal-1 etchp-welln-wellp-Epitaxial layerp+Silicon substratePhotoEtchDiff

33、usionImplant4132PolishThin Films53、金属、金属Ti膜淀积：膜淀积：PVD。54、Al-Cu合金膜淀积：合金膜淀积：PVD。55、氮化钛膜淀积：、氮化钛膜淀积：PVD；作为光刻的抗反射层作为光刻的抗反射层。56、第十一层掩膜：刻金属，形成连线。、第十一层掩膜：刻金属，形成连线。2020/10/2836SEM Micrographs of First Metal Layer over First Set of Tungsten ViasTiN metal capMag.17,000 XTungsten plugMetal 1,Al2020/10/28374p+Si

34、licon substratep-Epitaxial layern-wellp-wellLI oxideILD-1Oxide polishILD-2 gap fill132ILD-2 oxide depositionILD-2 oxide etch(Via-2 formation)PhotoEtchPolishDiffusionImplant4231Thin FilmsVia-2 Formation57、ILD-2间隙填充：间隙填充：ILD-2的形成与第一层层间介质膜的制作相似，的形成与第一层层间介质膜的制作相似，但需要先填充第一层金属刻出的间隙。通常是用高密但需要先填充第一层金属刻出的间隙。

35、通常是用高密度等离子体度等离子体HDPCVD淀积空洞极少的致密氧化物。淀积空洞极少的致密氧化物。58、ILD-2氧化物淀积：氧化物淀积：PCVD；SiO259、ILD-2氧化物平坦化：磨抛氧化物平坦化：磨抛60、第十二层掩膜：用等离子体刻蚀、第十二层掩膜：用等离子体刻蚀ILD-2氧化层通孔。氧化层通孔。2020/10/2838Plug-2 FormationLI oxideTungsten deposition(Plug-2)Ti/TiN deposition23Ti deposition1ILD-1ILD-2p+Silicon substratep-Epitaxial layern-well

36、p-wellTungstenpolish4Thin FilmsDiffusionPhotoImplant3214EtchPolish61、淀积、淀积Ti阻挡层：阻挡层：PVD；充当金属充当金属W与与SiO2间的黏合剂。间的黏合剂。62、氮化钛淀积：、氮化钛淀积：CVD；立即淀积于；立即淀积于Ti膜表面，膜表面，充当金属充当金属W 的扩散阻的扩散阻挡层。挡层。63、淀积、淀积W：CVD；形成；形成W塞（塞（Plug）。）。64、磨抛钨：、磨抛钨：CMP；直到第一层的层间介质。；直到第一层的层间介质。2020/10/2839Metal-2 Interconnect Formationp+Silic

37、on substratep-Epitaxial layern-wellp-wellGap fill3Via-3/Plug-3 formationMetal-2 depositionto etchILD-3 oxidepolish214LI oxideILD-1ILD-2ILD-365、淀积、刻蚀金属、淀积、刻蚀金属2：66、填充第三层层间介质间隙：、填充第三层层间介质间隙：67、淀积、平坦化、淀积、平坦化ILD-3氧化物：氧化物：68、刻蚀通孔、刻蚀通孔3、淀积钛、淀积钛/氮化钛、淀积钨、平坦化：氮化钛、淀积钨、平坦化：69、。、。2020/10/2840Full 0.18 m CMOS Cr

38、oss SectionPassivation layerBonding pad metalp+Silicon substrateLI oxideSTIn-wellp-wellILD-1ILD-2ILD-3ILD-4ILD-5M-1M-2M-3 M-4Poly gatep-Epitaxial layerp+n+ILD-6LI metalViap+p+n+n+70、顶层氧化层：、顶层氧化层：CVD71、顶层氮化硅：、顶层氮化硅：PVD、2000 “钝化层钝化层”使芯片免受潮使芯片免受潮 气、划伤合沾污等影响气、划伤合沾污等影响72、后低温合金：进一步加强、后低温合金：进一步加强金属互连；消除应力。

39、金属互连；消除应力。该工艺与该工艺与0.18 m工艺基工艺基本兼容本兼容!2020/10/2841SEM Micrograph of Cross-section of AMD Microprocessor2020/10/2842Wafer Electrical Test using a Micromanipulator Prober(Parametric Testing)2020/10/2843要点:Draw a diagram showing how a typical wafer flows in a sub-micron CMOS IC fab.画出典型的流程图画出典型的流程图Give

40、an overview of the six major process areas and the sort/test area in the wafer fab.对对6种主要工艺的应用和测试有大概的认识种主要工艺的应用和测试有大概的认识For each of the 14 CMOS manufacturing steps,describe its primary purpose.描述描述CMOS工艺工艺14个步骤的主要目的个步骤的主要目的Discuss the key process and equipment used in each CMOS manufacturing step.1.能讨论每一步流程的关键工艺和设备能讨论每一步流程的关键工艺和设备 2020/10/2844123这是一个有电阻的这是一个有电阻的STTL的局部版图的局部版图。1)画出该版图构成的局部电路图。2)画出黑色直线位置的截面图。3)给出工艺流程。衬底，埋层（），隔离槽（），基区、隔离槽、SBD保护环（），发射区、集电区和SBD阴极接触（），SBD、引线孔（），引线（）