第2章-FPGA-CPLD结构原理课件.ppt

1、第第2 2章章本章重点：本章重点：CPLD的结构和工作原理的结构和工作原理 FPGA的结构和工作原理的结构和工作原理X康芯科技康芯科技2.1 PLD 2.1 PLD 概述概述 图图2-1 基本基本PLD器件的原理结构图器件的原理结构图 输入缓冲电路与阵列或阵列输出缓冲电路输入输出可编程逻辑器件可编程逻辑器件 Programmable Logic DevicePLD的应用和发展简化了电路设计、降低了成的应用和发展简化了电路设计、降低了成本，提高了系统的可靠性和保密性，推动了本，提高了系统的可靠性和保密性，推动了EDA工工具的发展，而且改变了数字系统的设计方法。具的发展，而且改变了数字系统的设计方

2、法。X康芯科技康芯科技2.1.1 PLD2.1.1 PLD的发展历程的发展历程 熔丝编程的熔丝编程的PROM和和PLA器件器件 AMD公公司推出司推出PAL器件器件 GAL器件器件 FPGA器件器件 EPLD器件器件 CPLD器器件件 内嵌复杂内嵌复杂功能模块功能模块的的SoPC 20世纪世纪70年代年代 20世纪世纪70年代末年代末 20世纪世纪80年代初年代初 20世纪世纪80年代中期年代中期 20世纪世纪80年代末年代末 进入进入20世纪世纪90年代后年代后 2.1 PLD 概述概述 X康芯科技康芯科技2.1.2 PLD2.1.2 PLD的分类的分类 可编程逻辑器件（PLD）简单 PLD

3、 复杂 PLD PROM PAL PLA GAL CPLD FPGA 图图2-2 按集成度按集成度(PLD)分类分类 2.1 PLD 概述概述 X康芯科技康芯科技 乘积项结构器件（乘积项结构器件（CPLD）查找表结构器件（查找表结构器件（FPGA）按结构分类按结构分类 熔丝型器件：一次性器件熔丝型器件：一次性器件 反熔丝型器件：一次性器件反熔丝型器件：一次性器件 EPROM型器件：紫外线擦除电可编程型器件：紫外线擦除电可编程 EEPROM型器件：电可擦写编程型器件：电可擦写编程 SRAM型器件：查找表结构的器件型器件：查找表结构的器件 Flash型器件：多次可编程，掉电后不需重配置型器件：多次

4、可编程，掉电后不需重配置按编程工艺分类按编程工艺分类第一代第一代第四代第四代X康芯科技康芯科技2.2 2.2 低密度低密度PLDPLD可编程原理可编程原理 2.2.1 2.2.1 电路符号表示电路符号表示 图图2-3 常用逻辑门符号与现有国标符号的对照常用逻辑门符号与现有国标符号的对照 X康芯科技康芯科技2.2.1 2.2.1 电路符号表示电路符号表示 图图2-4 PLD的互补缓冲器的互补缓冲器 图图2-5 PLD的互补输入的互补输入 图图2-6 PLD中与阵列表示中与阵列表示 图图2-7 PLD中或阵列的表示中或阵列的表示 图图2-8 阵列线连接表示阵列线连接表示 X康芯科技康芯科技2.2.

5、2 PROM 2.2.2 PROM 与阵列（不可编程）或阵列（可编程）0A1A1nA0W1W1pW0F1F1mFnp2图图2-10 PROM的逻辑阵列结构的逻辑阵列结构 2.2 2.2 低密度低密度PLDPLD可编程原理可编程原理 X康芯科技康芯科技图2-11 PROM表达的PLD阵列图与阵列（固定）或阵列（可编程）0A1A1A1A0A0A1F0F图2-12 用PROM完成半加器逻辑阵列与 阵 列（固 定）或 阵 列（可 编 程）0A1A1A1A0A0A1F0F01101010AAFAAAAF举例：用PROM实现半加器X康芯科技康芯科技2.2.3 PLA 2.2.3 PLA 图图2-13 PL

6、A逻辑阵列示意图逻辑阵列示意图 与阵列（可编程）或阵列（可编程）0A1A1A1A0A0A1F0F2.2 2.2 低密度低密度PLDPLD可编程原理可编程原理 Programmable Logic Array）X康芯科技康芯科技2.2.3 PLA 2.2.3 PLA 图图2-14 PLA与与 PROM的比较的比较 0A1A1F0F2A2F0A1A1F0F2A2F2.2 2.2 低密度低密度PLDPLD可编程原理可编程原理 X康芯科技康芯科技2.2.4 PAL 2.2.4 PAL 图图2-15 PAL结构结构 图图2-16 PAL的常用表示的常用表示 0A1A1F0F0A1A1F0F2.2 2.2

7、 低密度低密度PLDPLD可编程原理可编程原理（Programmable Array Logic）X康芯科技康芯科技图图2-17 一种一种PAL16V8的部分结构图的部分结构图 11100100R11100100RQQD11100100R11100100RVccSG1SL07SL17SG0SL0619I/O711100100R11100100RQQD11100100R11100100RVccSG1SL06SL16SG1SL0618I/O61CLK/I02I13I2078150 3 4 7 8121115 1619 2023 2427 2831X康芯科技康芯科技2.2.5 GAL 2.2.5 G

8、AL 2.2 2.2 低密度低密度PLDPLD可编程原理可编程原理 GAL GAL即通用阵列逻辑器件，首次在即通用阵列逻辑器件，首次在PLDPLD上采用了上采用了EEPROMEEPROM工艺，使得工艺，使得GALGAL具有具有电可擦除重复编程电可擦除重复编程的特点，的特点，彻底解决了熔丝型可编程器件的一次可编程问题。彻底解决了熔丝型可编程器件的一次可编程问题。GALGAL在在“与与-或或”阵列结构上沿用了阵列结构上沿用了PALPAL的与阵列可编程、或的与阵列可编程、或阵列固定的结构，但对阵列固定的结构，但对PALPAL的输出的输出I/OI/O结构进行了较大的结构进行了较大的改进，在改进，在GA

9、LGAL的输出部分增加了输出逻辑宏单元的输出部分增加了输出逻辑宏单元OLMC(Output Macro Cell)OLMC(Output Macro Cell)。(Generic Array Logic)X康芯科技康芯科技15早期早期PLDPLD器件特点器件特点 可以实现速度特性较好的逻辑功能可以实现速度特性较好的逻辑功能简单的结构也使它们只能实现规模较小的电路简单的结构也使它们只能实现规模较小的电路解决出路：Altera和Xilinx分别推出了类似于PAL结构的扩展型CPLD和与标准门阵列类似的FPGACPLD(Complex Programmab1e Logic Dvice)FPGA(Fi

10、eld Programmable Gate Array)X康芯科技康芯科技五个主要部分：五个主要部分：逻辑阵列块逻辑阵列块（LAB）宏单元宏单元扩展乘积项（共享和并联）扩展乘积项（共享和并联）可编程连线阵列可编程连线阵列（PIA）I/O控制块控制块三个基本部分三个基本部分CPLD的结构：的结构：X康芯科技康芯科技17典型典型CPLD结构图结构图（Altera公司公司MAX7000系列）系列）X康芯科技康芯科技图图2-19 MAX7128S的结构的结构 1 1逻辑阵列块逻辑阵列块(LAB)(LAB)2.3 CPLD2.3 CPLD的结构与可编程原理的结构与可编程原理 X康芯科技康芯科技2 2宏单

11、元宏单元 全局时钟信号全局时钟信号全局时钟信号由高电平有效的时钟信号使能全局时钟信号由高电平有效的时钟信号使能 用乘积项实现一个阵列时钟用乘积项实现一个阵列时钟2.3 CPLD2.3 CPLD的结构与可编程原理的结构与可编程原理逻辑阵列逻辑阵列MAX7000MAX7000系列中的宏单元系列中的宏单元 乘积项选择矩阵乘积项选择矩阵可编程寄存器可编程寄存器 可编程寄存器可编程寄存器时钟输入模式时钟输入模式X康芯科技康芯科技2.3 CPLD2.3 CPLD的结构与可编程原理的结构与可编程原理 图图2-26 MAX3000系列的单个宏单元结构系列的单个宏单元结构 X康芯科技康芯科技3 3扩展乘积项扩展

12、乘积项 图图2-28 共享扩展乘积项结构共享扩展乘积项结构 2.3 CPLD2.3 CPLD的结构与可编程原理的结构与可编程原理X康芯科技康芯科技3 3扩展乘积项扩展乘积项 图图2-29 并联扩展项馈送方式并联扩展项馈送方式 并联扩展项并联扩展项 X康芯科技康芯科技4 4可编程连线阵列可编程连线阵列(PIA)(PIA)图图2-30 PIA信号布线到信号布线到LAB的方式的方式 2.3 CPLD2.3 CPLD的结构与可编程原理的结构与可编程原理 专用输入、专用输入、I/O引脚和宏单元输出都连接到引脚和宏单元输出都连接到PIA，用，用户可编程控制户可编程控制PIA把器件中任何信号连接到其目的地。

13、把器件中任何信号连接到其目的地。X康芯科技康芯科技5 5I/OI/O控制块控制块 图图2-31 MAX3000系列系列器器件的件的I/O控制块控制块 允许每个允许每个I/O引脚引脚单独被配置为输单独被配置为输入、输出和双向入、输出和双向工作方式。工作方式。X康芯科技康芯科技f=(A+B)C(D)=ACD+BCD f举例：举例：X康芯科技康芯科技 A、B、C、D由由PLD芯片的管脚输入后进入可编程连线阵芯片的管脚输入后进入可编程连线阵列（列（PIA)，在内部会产生，在内部会产生A、A非、非、B、B非、非、C、C非、非、D、D非非8个输出。图中每一个叉表示相连（可编程熔丝导通），所以得个输出。图中

14、每一个叉表示相连（可编程熔丝导通），所以得到：到：f=f1+f2=(ACD)+(BCD)。D触发器直接利用宏单元中的可编程触发器直接利用宏单元中的可编程D触发器来实现。触发器来实现。时钟信号时钟信号CLK由由I/O脚输入后进入芯片内部的全局时钟专用脚输入后进入芯片内部的全局时钟专用通道，直接连接到可编程触发器的时钟端。通道，直接连接到可编程触发器的时钟端。可编程触发器的输出与可编程触发器的输出与I/O脚相连，脚相连，把结果输出到芯片管脚。把结果输出到芯片管脚。（以上步骤均由软件自动完成，不需人为干预以上步骤均由软件自动完成，不需人为干预）此简单电路只需一个宏单元此简单电路只需一个宏单元即可完成

15、。即可完成。对于复杂电路，需通过并对于复杂电路，需通过并联扩展项和共享扩展项将多个宏联扩展项和共享扩展项将多个宏单元相连，宏单元的输出也可以单元相连，宏单元的输出也可以连接到可编程连线阵列，再做为连接到可编程连线阵列，再做为另一个宏单元的输入。这样另一个宏单元的输入。这样PLD就可实现更复杂的逻辑。就可实现更复杂的逻辑。X康芯科技康芯科技nCPLD的的优点优点（Advantage）q断电后数据不会丢失。断电后数据不会丢失。nCPLD的的缺点缺点（Disadvantage）q组成复杂的、特殊的数字系统时欠灵活。组成复杂的、特殊的数字系统时欠灵活。X康芯科技康芯科技28FPGAFPGA基于查找表（

16、基于查找表（Look-Up TableLook-Up Table）技术，）技术，SRAMSRAM工艺。工艺。SRAMSRAM工艺的工艺的FPGAFPGA，密度高，触发器多，多用于，密度高，触发器多，多用于10,00010,000门以上的大规模设计，适合做复杂的时序门以上的大规模设计，适合做复杂的时序逻辑，如数字信号处理和各种算法。逻辑，如数字信号处理和各种算法。（Field Programmable Gate Array）X康芯科技康芯科技.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.

17、IOCIOCEABEAB嵌入式嵌入式阵列块阵列块快速通道互连快速通道互连逻辑单元逻辑单元逻辑阵列块逻辑阵列块(LAB)FPGA内部结构示意图内部结构示意图嵌入式乘法器嵌入式乘法器锁相环（锁相环（PLL）X康芯科技康芯科技2.4.1 2.4.1 查找表逻辑结构查找表逻辑结构 FPGA查找表单元查找表单元 查找表LUT输入1输入2输入3输入4输出2.4 FPGA2.4 FPGA的结构与工作原理的结构与工作原理X康芯科技康芯科技0000010100000101输入输入 A 输入输入 B 输入输入C 输入输入D 查找表查找表输出输出16x1RAM查找表原理多路选择器多路选择器 函数发生器函数发生器X康

18、芯科技康芯科技查找表查找表 LUT LUT Look-Up TableLook-Up Table实际逻辑电路LUT的实现方式 a,b,c,d 输入逻辑输出地址RAM中存储的内容00000000000001000010.0.01111111111X康芯科技康芯科技LELUT可编程寄存器可编程寄存器进位链级联链（寄存器链）进位链级联链（寄存器链）2、逻辑单元、逻辑单元LE（Logic Element）普通模式普通模式算术模式算术模式LE是最基本的可编程单元是最基本的可编程单元X康芯科技康芯科技2.4.2 Cyclone2.4.2 Cyclone系列器件的结构与原理系列器件的结构与原理 2.4 FP

19、GA2.4 FPGA的结构与工作原理的结构与工作原理 X康芯科技康芯科技2.4.2 Cyclone2.4.2 Cyclone系列器件的结构与原理系列器件的结构与原理 图图2-35 Cyclone LE普通模式普通模式 X康芯科技康芯科技2.4.2 Cyclone2.4.2 Cyclone系列器件的结构与原理系列器件的结构与原理 图图2-36 Cyclone LE动态算术模式动态算术模式 33X康芯科技康芯科技3、逻辑阵列块、逻辑阵列块LABLogic Array Block LAB16个个LE进位链进位链/寄存器链寄存器链/直通互连直通互连局部互连局部互连/行互连行互连/列互连列互连/X康芯科

20、技康芯科技4、嵌入式存储器：、嵌入式存储器：由数十个由数十个M9K的存储器块构成，每个的存储器块构成，每个M9K存储器块具有很强的伸缩性，可实现存储器块具有很强的伸缩性，可实现8192位位RAM、ROM、移、移位寄存器、位寄存器、FIFO。还可通过多种连线与可编程资源实现连接，。还可通过多种连线与可编程资源实现连接，大大增强了大大增强了FPGA的性能，扩大了其应用范围。的性能，扩大了其应用范围。用M9K构成不同结构的RAM和ROM 输出时钟DRAM/ROM256x321024x84096x28192x1DDD写脉冲电路输出宽度32,8,2,1 数据宽度32,8,2,1地址宽度 8,10,12,

21、13 写使能输入时钟5、乘法器、乘法器、PLLX康芯科技康芯科技6.可编程互联线（可编程互联线（PI）：）：单长线是指可编程单长线是指可编程开关矩阵和开关矩阵和CLB之间的连之间的连线，是贯穿于线，是贯穿于CLB之间的之间的8条垂直和条垂直和8条水平金属线条水平金属线段。段。通过编制程序，可通过编制程序，可编程开关矩阵将编程开关矩阵将CLB与与CLB，或者，或者CLB与与I/O连连在一起。在一起。X康芯科技康芯科技6.可编程互联线（可编程互联线（PI）：）：双长线是指夹在双长线是指夹在CLB之间的之间的4条垂直和条垂直和4条水平金属线段。长条水平金属线段。长度是单长线的度是单长线的2倍，可倍，

22、可通过两个通过两个CLB。穿过。穿过两个两个CLB之后，这些之后，这些金属线段才与可编程的金属线段才与可编程的开关矩阵相连。开关矩阵相连。X康芯科技康芯科技6.可编程互联线（可编程互联线（PI）：）：长线是指水平或垂长线是指水平或垂直地贯穿于整个芯片的直地贯穿于整个芯片的金属线段。金属线段。主要用于长距离或主要用于长距离或多分支信号的传送。多分支信号的传送。X康芯科技康芯科技7、I/O单元与专用输入端口单元与专用输入端口IO单元结构图X康芯科技康芯科技仍以上述电路为例：仍以上述电路为例：A、B、C、D由由FPGA芯片的管脚输入后进入快速通芯片的管脚输入后进入快速通道，然后作为地址线连到道，然后

23、作为地址线连到LUT，LUT中已经事先写入了所中已经事先写入了所有可能的逻辑结果，通过地址查找到相应的数据然后输出有可能的逻辑结果，通过地址查找到相应的数据然后输出，这样组合逻辑就实现了。该电路中，这样组合逻辑就实现了。该电路中D触发器是直接利用触发器是直接利用LUT后面后面D触发器来实现。触发器来实现。时钟信号时钟信号CLK由由I/O脚输入后进入芯片内部的时钟专脚输入后进入芯片内部的时钟专用通道，直接连接到触发器的时钟端。用通道，直接连接到触发器的时钟端。触发器的输出与触发器的输出与I/O脚脚相连，把结果输出到芯片管脚相连，把结果输出到芯片管脚（以上步骤都是由软件自动完成的，不需要人为干预）

24、（以上步骤都是由软件自动完成的，不需要人为干预）举例：举例：X康芯科技康芯科技nFPGA的的优点优点（Advantage）q在组成一些复杂的、特殊的数字系统时显得更加灵活。在组成一些复杂的、特殊的数字系统时显得更加灵活。nFPGA的的缺点缺点（Disadvantage）qFPGA中大多采用基于静态随机存储器（中大多采用基于静态随机存储器（SRAM）的查找表结构，所以的查找表结构，所以断电后数据便随之消失断电后数据便随之消失。X康芯科技康芯科技FPGA/CPLD多电压兼容系统多电压兼容系统接受接受2.5V、3.3V或者或者 5.0V输入输入内核电压内核电压 3.3V2.5V/1.8V/1.2VX

25、康芯科技康芯科技CPLD和和FPGA的基本区别的基本区别主要特点主要特点CPLDFPGA逻辑电路主要性质逻辑电路主要性质组合逻辑组合逻辑时序逻辑时序逻辑目标电路适应性目标电路适应性触发器有限而乘触发器有限而乘积项丰富积项丰富触发器丰富触发器丰富时序时序延迟均匀，并且延迟均匀，并且可预测可预测较大的延迟，不可预测较大的延迟，不可预测编程灵活性编程灵活性小小大大编程方式编程方式基于基于E E2 2PROMPROM或或FLASHFLASH编程编程基于基于SRAMSRAM编程编程编程次数编程次数大约一万次大约一万次任意次，工作中可编程任意次，工作中可编程布线结构与逻辑实现布线结构与逻辑实现复杂度低复杂

26、度低复杂度高复杂度高X康芯科技康芯科技47CPLD和和FPGA的基本区别的基本区别主要特点主要特点CPLDFPGA程序信息易失性程序信息易失性系统断电时不丢失系统断电时不丢失系统断电时丢失系统断电时丢失保密性保密性好好差差使用方便性使用方便性高高低低功耗功耗相对低相对低相对高相对高集成度集成度低低高高X康芯科技康芯科技编程和配置：编程和配置：1、基于电可擦除存储单元的、基于电可擦除存储单元的E2PROM或或FLASH技术，技术，掉电后保留信息，掉电后保留信息，CPLD一般一般采用这种编程工艺，称为采用这种编程工艺，称为编程编程。（。（基于反熔丝技术的也称为编程。）基于反熔丝技术的也称为编程。）

27、2、基于基于SRAM查找表的技术，掉电后不保留信息，大查找表的技术，掉电后不保留信息，大部分部分FPGA采用这种编程工艺，称为采用这种编程工艺，称为配置配置。3、基于一次性可编程反熔丝编程单元。、基于一次性可编程反熔丝编程单元。2.7 CPLD和和FPGA的编程与配置的编程与配置X康芯科技康芯科技CPLD在系统编程：在系统编程：ISP（在系统可编程）：当系统上电并正常工作时，计算（在系统可编程）：当系统上电并正常工作时，计算机通过系统中的机通过系统中的CPLD拥有的拥有的ISP 接口直接对其进行编程。接口直接对其进行编程。FPGA配置方式：配置方式：ICR（In Circuit Reconfi

28、gurability）：在线可重配）：在线可重配置方式置方式允许器件已经配置好的情况下，进行重新配置，以改允许器件已经配置好的情况下，进行重新配置，以改变电路逻辑结构和功能。变电路逻辑结构和功能。主动配置方式：由主动配置方式：由FPGA器件引导配置操作过程；器件引导配置操作过程；被动配置方式：外部计算机或控制器控制配置过程。被动配置方式：外部计算机或控制器控制配置过程。X康芯科技康芯科技器件编程分类：器件编程分类：(按使用计算机的通讯接口划分按使用计算机的通讯接口划分)串口下载串口下载BitBlaster 或或 MasterBlaster并口下载并口下载ByteBlasterUSB 接口下载接

29、口下载MasterBlaster 或或 APU等方式。等方式。器件的工作状态：器件的工作状态：按照正常使用和下载的不同过程其工作状态划分按照正常使用和下载的不同过程其工作状态划分1、用户状态、用户状态(User mode)。即电路中。即电路中 CPLD 器件正常器件正常工作时的状态；工作时的状态；2、配置状态、配置状态(Configuration)，指将编程数据装入，指将编程数据装入 CPLD/FPGA 器件的过程，也可称之为下载状态；器件的过程，也可称之为下载状态；3、初始化状态、初始化状态(Initialization)。此时。此时 CPLD/FPGA 器器件内部的各类寄存器复位，让件内部

30、的各类寄存器复位，让 IO 引脚为使器件正常工作引脚为使器件正常工作作好准备。作好准备。X康芯科技康芯科技2.8 FPGA/CPLD产品概述产品概述p 经常不断地学习,你就什么都知道。你知道得越多,你就越有力量p Study Constantly,And You Will Know Everything.The More You Know,The More Powerful You Will Be写在最后Thank You在别人的演说中思考，在自己的故事里成长Thinking In Other PeopleS Speeches，Growing Up In Your Own Story讲师：XXXXXX XX年XX月XX日