电子技术基础项目九课件.ppt

1、项目七 组合逻辑电路认知及应用时序逻辑电路认知及应用时序逻辑电路认知及应用 组合逻辑电路没有记忆功能，实际中很多组合逻辑电路没有记忆功能，实际中很多电路需要具有记忆功能，如时钟、计数器等，电路需要具有记忆功能，如时钟、计数器等，本项目介绍具有记忆功能的时序逻辑电路，包本项目介绍具有记忆功能的时序逻辑电路，包括计数器、移位寄存器的安装调试技能实训及括计数器、移位寄存器的安装调试技能实训及触发器的相关知识。触发器的相关知识。1.项目七 组合逻辑电路认知及应用v掌握集成触发器的逻辑功能测试方法；掌握集成触发器的逻辑功能测试方法；v会用触发器安装电路，实现所要求的逻会用触发器安装电路，实现所要求的逻辑

2、功能；辑功能；v能根据电路图安装典型时序逻辑电路，能根据电路图安装典型时序逻辑电路，如计数器、移位寄存器；如计数器、移位寄存器；v会安装电路，实现计数器的逻辑功能。会安装电路，实现计数器的逻辑功能。2.项目七 组合逻辑电路认知及应用1.1.了解时序逻辑电路的特点。了解时序逻辑电路的特点。2.2.了解基本了解基本RsRs触发器的电路组成，掌握触发器的电路组成，掌握RSRS触发器所能触发器所能实现的逻辑功能；实现的逻辑功能；3.3.了解同步了解同步RSRS触发器的特点、时钟脉冲的作用，了解触发器的特点、时钟脉冲的作用，了解逻辑功能；逻辑功能；4.4.熟悉熟悉JKJK触发器的电路符号，了解触发器的电

3、路符号，了解JKJK触发器的逻辑功触发器的逻辑功能和边沿触发方式；能和边沿触发方式；5.5.了解寄存器的功能、基本构成和常见类型，了解典了解寄存器的功能、基本构成和常见类型，了解典型集成移位寄存器的应用；型集成移位寄存器的应用；6.6.了解计数器的功能及计数器的类型，掌握二进制、了解计数器的功能及计数器的类型，掌握二进制、十进制等典型集成计数器的外特性及应用；十进制等典型集成计数器的外特性及应用；3.项目七 组合逻辑电路认知及应用技能实训技能实训1：无抖动开关与普通开关搭建：无抖动开关与普通开关搭建 技能实训技能实训2：秒计数器制作：秒计数器制作 技能实训技能实训3：移位寄存器制作：移位寄存器

4、制作 知识点知识点1：RS触发器触发器 知识点知识点2：JK和和D触发器触发器 知识点知识点3：计数器：计数器 知识点知识点4：移位寄存器：移位寄存器 4.项目七 组合逻辑电路认知及应用1.认识电路认识电路2.元器件选择与测试元器件选择与测试3.电路制作与调试电路制作与调试4.电路测试与分析电路测试与分析5.项目七 组合逻辑电路认知及应用 开关（按键）是电气设备人机交互的指令器件。开关的形式多种多样，从计算机键盘按键的弹性触点到机床上的按钮开关，所有此机械式开关（普通开关）的共同特性是弹性触点在接触或断开的过程有抖动的现象，即在持续几毫秒内重复地通、断。普通开关的抖动性会造成控制系统的不稳定性

5、，带来误动作。具有防抖功能的开关叫做无抖动开关。6.项目七 组合逻辑电路认知及应用一、认识电路一、认识电路1电路工作原理无抖动开关和抖动开关的对比实验板电路如图9-1所示。图图9-1 无抖动开关和抖动开关对比电路图无抖动开关和抖动开关对比电路图7.项目七 组合逻辑电路认知及应用（1）CD4011简介 CD4011的外形为双列直插式14引脚，如图9-2（a）所示，内部包含4个与非门，如图9-2（b）所示（图中编号为A、B、C、D），引脚名称和功能如图9-2（c）所示。（a a）外形图）外形图 （b b）内部结构图）内部结构图8.项目七 组合逻辑电路认知及应用（c c）引脚功能）引脚功能图图9-2

6、 CD40119-2 CD4011外形与引脚排列外形与引脚排列9.项目七 组合逻辑电路认知及应用（2）工作原理 用集成块CD4011内部的两个与非门连接成一个基本RS触发器，当按钮开关S3、S2闭合时可使RS触发器复位端R和置位端S的电平变为0，断开时可使R、S的电平变为1。通过S3、S2可给RS触发器设置输入状态，从而决定输出状态。当S3闭合、S2断开时，R=0，S=1，触发器的输出端Q=0，LED2不会点亮，当S3断开、S2闭合时，R=1，S=0，触发器的输出端Q=1，LED2点亮。当S3、S2都断开时，R=S=1，触发器的输出端Q保持原来的状态（即R=S=1之前的那个状态），输出端Q的电

7、平变化，相当于开关的闭合和断开。这种闭合与断开是无抖动的（可用示波器在测试点P3观察Q端的电平变化，是矩形波）。按键S2、S3、CD4011等构成了一个无抖动开关。S1是普通开关，有抖动性。按下S1的过程，测试点P1的电平会由5V变为0，使LED1、R4被短路，LED1熄灭，释放S1的过程，P1的电平会由0变为5V，LED1点亮，但变化过程具有抖动性（可用示波器观察测试点P1的电平变化，不标准的矩形波）。10.项目七 组合逻辑电路认知及应用2实物图无抖动开关和抖动开关的对比实验板实物如图9-3所示。图图9-3 无抖动开关和抖动开关的对比实验板实物无抖动开关和抖动开关的对比实验板实物11.项目七

8、 组合逻辑电路认知及应用二、元器件的选择与测试二、元器件的选择与测试1根据电路原理图，从所给元器件袋中选择装配电路所需的元器件。按要求进行测试，并将测试结果填入表9-1中，筛选后，未用到的元器件测试结果填入表9-2中。（1）用万用表对电阻器进行测量，将测得实际阻值填入“测试结果”栏。（2）测试发光二极管：用万用表测量其正、反向电阻，判断正负极，将测量挡位和测量结果填在表中。（3）用万用表分别测量按键没按下和按下后引脚间的电阻值，将测量结果填入表中。12.项目七 组合逻辑电路认知及应用表表9-1 9-1 元器件清单元器件清单序号名 称配件图号测试结果及型号规格1发光二极管（红）3LED1用万用表

9、测得的实际最大阻值为 2发光二极管（绿）3LED2此电容的容量是33-PinP1此电容的容量是42-PinP2、P3此电容的容量是5直插电阻R1，R4，510用万用表测得的实际阻值为 6直插电阻R2，R3，4.7K7直插电阻R5，2K8轻触按键轻触按9含座子CD401110连孔板13.项目七 组合逻辑电路认知及应用表表9-2 9-2 筛选后未用到的元器件筛选后未用到的元器件序号名 称测试结果1电阻从色环上可读出其阻值为 2无极性电容器容量为 pF14.项目七 组合逻辑电路认知及应用三、电路制作与调试三、电路制作与调试1按电路原理图的结构在单孔印制电路板上绘制电路元器件的布局草图。2按工艺要求对

10、元器件的引脚进行成形加工。3按布局图在实验印制电路板上依次进行元器件的排列、插装。4按焊接工艺要求对元器件进行焊接。利用CD4011内部的两个与非门，通过外部连接，制作一个基本RS触发器。确定RS触发器的输入端子、，输出端子Q。将各元件按原理图连接成完整的电路。5.要求：（1）不漏装、错装，不损坏元器件。（2）无虚焊，漏焊和桥接，焊点表面要光滑、干净。（3）元器件排列整齐，布局合理，并符合工艺要求。注意：必须将集成电路插座焊接在电路板上，再将集成块4011插在插座上，电源和地不要太靠近，焊接发光二极管时，不要过热，以免损坏元件。15.项目七 组合逻辑电路认知及应用四、电路测试与分析四、电路测试

11、与分析1检测有无明显故障。如果电路正常，表现出的现象是：装接完毕，检查电源VCC和地之间的电阻，若无短路，则可以将稳压电源的输出电压调整为5V。对电路单元进行通电，上电后两个LED均应发光，按下S1，LED1熄灭，释放S1，LED1点亮。原因是什么？按下S3（不按S2），LED2熄灭，释放S3后LED2仍处于熄灭状态，是什么原因？按下S2（不按S3），LED2点亮，释放S2后LED2仍处于点亮状态，是什么原因？如有故障，可从故障故障现象入手查找原因。2.普通开关的抖动性测试不按用示波器测用示波器测量按下S1的过程，测试点P2的波形变化。观察到的波形图示为 。3.无抖动开关的电平变化测试用示波器

12、测量按下、再释放S3的过程（不按S2），测试点P3的波形变化。观察到的波形图示为 。再观察按下S2、再释放S2的过程（不按S3），测试点P3的波形变化。观察到的波形图示为 。16.项目七 组合逻辑电路认知及应用1.认识电路认识电路2.元器件选择与测试元器件选择与测试3.电路制作与调试电路制作与调试4.电路测试与分析电路测试与分析17.项目七 组合逻辑电路认知及应用一、认识电路一、认识电路1电路工作原理 如图9-4所示为一款由555时基集成电路、四位同步加法计数器（74LS161）、BCD锁存/七段译码/驱动器（CD4543）构成的秒计数器的原理图。其电路简洁、精确度可调、性能稳定，能够对时间从

13、0秒计到59秒，再周期性地重复。555集成电路开始是作定时器应用的，所以叫做555定时器或555时基电路。但后来经过开发，它除了作定时延时控制外，还可用于调光、调温、调压、调速等多种控制及计量检测等。在秒计数器产品中，555时基集成电路和外接的电阻、电容共同工作，产生1Hz（周期为1秒）的时钟脉冲（方波），传给74LS161，使74LS161对秒脉冲计数。555外接的电阻、电容决定输出时钟脉冲的频率。调节电位器RP1，可以将时钟信号的频率校准为1HZ。18.项目七 组合逻辑电路认知及应用图图9-4 9-4 秒计数器器电路原理图秒计数器器电路原理图19.项目七 组合逻辑电路认知及应用 CD454

14、3是BCD锁存/七段译码/驱动器，可方便地驱动LCD和数码管.。其外形和引脚名称如图9-5所示。图图9-5 CD4543外形与引脚排列外形与引脚排列20.项目七 组合逻辑电路认知及应用 图9-4中，U6和U7经外部连接均呈计数功能。由555时基集成电路3脚输出的时钟脉冲信号传到U7（74LS161）的2 脚，74LS161对时钟脉冲计数，所计的脉冲个数（即秒的数值）以二进制数的形式（Q3、Q2、Q1、Q0）从11、12、13、14脚输出传给CD4543（U4），Q3为高位。CD4543的4、2、3、5（按从高位到低排列）收到二进制数后，从9、10、11、12、13、14、15脚输出相应的电平（

15、0或1），驱动数码管U2相应的段点亮，显示与计数相对应的十进制数（个位）。当U2显示从0变到9时刻，U7的Q3、Q2、Q1、Q0的值为1010，与非门（U5B）输出端由1变为0，U7的MR（1脚）变为低电平，实现了U7计数的清零（以后从0开始计数），同时，U6（LS161）的CLK（2脚）电平由1变为0，U7的计数加1，并通过U3驱动数码管U1显示计数的十位。当U1的计数为5时，U6的Q3、Q2、Q1、Q0的值为0110，与非门（U5A）输出端由1变为0，使U6清零。21.项目七 组合逻辑电路认知及应用2实物图秒计数器印制电路板和电路装接实物如图9-6所示。（a a）印制电路板）印制电路板 （

16、b b）装接实例）装接实例图图9-6 9-6 秒计数器实物图秒计数器实物图 22.项目七 组合逻辑电路认知及应用二、元器件的选择与测试二、元器件的选择与测试1根据电路原理图，从所给元器件袋中选择装配电路所需的元器件。按要求进行测试，并将测试结果填入表9-3中，筛选后，未用到的元器件测试结果填入表9-4中。（1）用万用表对电阻器进行测量，将测得实际阻值填入“测试结果”栏。（2）测试二极管：根据有标志的一端填写正负极，用万用表测量其导通截止，并注明所用档位，结果填在表中。23.项目七 组合逻辑电路认知及应用表表9-3元器件清单元器件清单序号名 称配件图号测试结果及型号规格1电阻R1、R3、R4、R

17、5用万用表测得的实际阻值为 2电阻R2用万用表测得的实际阻值为 3电容器C13电容器C23电容器C33电容器C14数码管U1、U2 为 共 型，公共极为 ，公共极与1脚之间的正向电阻为 ，反向电阻为 5555时基集成电路U824.项目七 组合逻辑电路认知及应用表表9-3元器件清单元器件清单6计数器（74LS161）U6、U77译码驱动器（CD4543）U3、U48与非门（CD4011）U5A、U5B9电位器RP110 接线端子P125.项目七 组合逻辑电路认知及应用表表9-4 筛选后未用到的元器件筛选后未用到的元器件序号名 称测试结果12326.项目七 组合逻辑电路认知及应用三、电路制作与调试

18、三、电路制作与调试 装配工艺装配工艺秒计数器电路的装配工艺见下表秒计数器电路的装配工艺见下表9-59-5。27.项目七 组合逻辑电路认知及应用表表9-5 9-5 秒计数器电路装配工艺卡片秒计数器电路装配工艺卡片装配工艺卡片装配工艺卡片工序名称产品名称插件及焊接秒计数器电路产品型号工序号装入件及辅材代号、名称、规格数量插装工艺要求1R1,R3,R4,R510K碳膜电阻AXIAL-0.44卧式安装，水平贴板2R247K碳膜电阻AXIAL-0.41卧式安装，水平贴板3RP13296电位器（50K）VR51直插式安装，水平贴板4U1,U2一位共阴数码管7SEG-1直插式安装，水平贴板28.项目七 组合

19、逻辑电路认知及应用表表9-5 9-5 秒计数器电路装配工艺卡片秒计数器电路装配工艺卡片5U3,U4共阴数码管驱动（CD4543）DIP-161直插式安装，水平贴板6U5与非门CD4011（含插座）DIP-141直插式安装，水平贴板7U6,U7计数器74ls161（含插座）DIP-162直插式安装，水平贴板8U8时基集成电路NE555（含插座）DIP-81直插式安装，水平贴板焊接工艺要求：符合通用手工焊接规范，焊点整洁、圆润、光滑、无虚焊、漏焊、冷焊等现象。剪脚整齐，引脚末端留存0.51mm29.项目七 组合逻辑电路认知及应用 装配注意事项装配注意事项1按电路原理图熟悉印制电路板上电路元器件的布

20、局。2按工艺要求对元器件的引脚进行成形加工。3在印制电路板上依次按先小后大、先矮后高的顺序分批进行元器件的排插装、焊接剪去多余的引脚。4焊接电源输入线（或端子）5.要求：（1）不漏装、错装，不损坏元器件。（2）无虚焊，漏焊和桥接，焊点表面要光滑、干净。（3）元器件排列整齐，布局合理，并符合工艺要求。注意：必须将所有的集成电路插座焊接在电路板上，再将集成块插在相应的插座上。30.项目七 组合逻辑电路认知及应用四、电路测试与分析四、电路测试与分析1.装接完毕，检查接线P1的+5V接线端子对地电阻，确认无短路后，将稳压电源的输出电压调整为5V，加在P1上，观察计时效果，应能从0秒计到59秒，再从0到

21、59秒周期性地计时。若功能不正常，则针对性地检测、排除。2.用示波器观察555时基电路3脚输出的脉冲波形，为 。读出周期、频率。3.调节电位器RP1，使3脚输出的脉冲频率为1Hz。31.项目七 组合逻辑电路认知及应用1.认识电路认识电路2.元器件选择与测试元器件选择与测试3.电路制作与调试电路制作与调试4.电路测试与分析电路测试与分析 32.项目七 组合逻辑电路认知及应用 移位寄存器除了寄存器的功能外，还具有将所存的数码在移位脉冲的作用下依次移位的功能。移位寄存器有单向移位（含左移或右移）寄存器和双向移位寄存器。现在通过一款双向移位寄存器实验板的装配和测量，来掌握移位寄存器的工作原理和工作过程

22、。33.项目七 组合逻辑电路认知及应用一、认识电路一、认识电路1电路工作原理图9-7是双向移位寄存器实验板的电路原理图。34.项目七 组合逻辑电路认知及应用图图9-7 9-7 双向移位寄存器实验板电路原理图双向移位寄存器实验板电路原理图35.项目七 组合逻辑电路认知及应用 图9-7实验板中的核心元件74HC194是由D触发器构成的四位双向移位寄存器，由四位拨码开关S2设置数码（1或0的组合），由拨动开关S5和S6设置移位方向，按键S7按下后，可实现寄存器清零，按键S1每按下一次，可给CLK端送入一个脉冲的上升沿，数据移就会移动一位，可以看见LED相应地移动点亮。36.项目七 组合逻辑电路认知及

23、应用2实物图双向移位寄存器印制电路板和实物如图9-8所示。（a a）印制电路板）印制电路板 （b b）装接实例）装接实例图图9-8 9-8 双向移位寄存器双向移位寄存器37.项目七 组合逻辑电路认知及应用二、元器件的选择与测试二、元器件的选择与测试1 1根据电路原理图，从所给元器件袋中选择装配电路根据电路原理图，从所给元器件袋中选择装配电路所需的元器件。按要求进行测试，并将测试结果填入表所需的元器件。按要求进行测试，并将测试结果填入表9-69-6中，筛选后，未用到的元器件测试结果填入表中，筛选后，未用到的元器件测试结果填入表9-79-7中。中。38.项目七 组合逻辑电路认知及应用表表9-6 9

24、-6 元器件清单元器件清单序号名 称配件图号测试结果及型号规格1电阻R1,R2,R32电阻R4,R5,R6,R7,R9,R11,R123电阻R83轻触按键S1,S734位拨码开关S23拨动开关S4（移位数据输入），S5,S6,474HC194U1 5接线座3.06计数器（74LS161）U6、U77译码驱动器（CD4543）U3、U48与非门（CD4011）U5A、U5B9电位器RP110 接线端子P139.项目七 组合逻辑电路认知及应用表表9-7 9-7 未用到的元器件清单未用到的元器件清单序号名 称测试结果1240.项目七 组合逻辑电路认知及应用三、电路制作与调试三、电路制作与调试 装配工

25、艺装配工艺双向移位寄存器电路实验板的装配工艺见表双向移位寄存器电路实验板的装配工艺见表9-89-8。41.项目七 组合逻辑电路认知及应用表9-8 双向移位寄存器实验板电路装配工艺卡片装配工艺卡片装配工艺卡片工序名称产品名称插件及焊接双向移位寄存器实验板电路产品型号工序装入件及辅材代号、名称、规格数量插装工艺要求1R1,R2,R3,1K碳膜电阻Res_AXIAL0.43卧式安装，水平贴板2R4,R5,R6,R7,R9,R11,R1210K碳膜电阻Res_AXIAL0.41卧式安装，水平贴板3R8360碳膜电阻Res_AXIAL0.41卧式安装，水平贴板4S24位拨码开关Switch_DIP81直

26、插式安装42.项目七 组合逻辑电路认知及应用表9-8 双向移位寄存器实验板电路装配工艺卡片5S1，S7轻触按键Switch_DIP42直插式安装6S5、S6拨动开关Switch_单刀双掷_立(0.33*0)1直插式安装7U174HC194（含插座）DIP-161直插式安装8接线座3.01直插式安装焊接工艺要求：符合通用手工焊接规范，焊点整洁、圆润、光滑、无虚焊、漏焊、冷焊等现象。剪脚整齐，引脚末端留存0.51mm43.项目七 组合逻辑电路认知及应用 装配注意事项装配注意事项1按电路原理图熟悉印制电路板上电路元器件的布局。2按工艺要求对元器件的引脚进行成形加工。3在印制电路板上依次按先小后大、先

27、矮后高的顺序分批进行元器件的排插装、焊接剪去多余的引脚。4焊接电源输入线（或端子）5.要求：（1）不漏装、错装，不损坏元器件。（2）无虚焊，漏焊和桥接，焊点表面要光滑、干净。（3）元器件排列整齐，布局合理，并符合工艺要求。注意：必须将所有的集成电路插座焊接在电路板上，再将集成块插在相应的插座上。44.项目七 组合逻辑电路认知及应用四、电路测试与分析四、电路测试与分析1.装接完毕，检查电源输入接线的+5V接线端子对地电阻，确认无短路后，将稳压电源的输出电压调整为+5V，加在电路上，观察效果：刚上电时，4个LED都不亮，按下S7（复位）后，4 个LED都能点亮。检测并行输入和并行输出功能：用拔码开

28、关S2设置输入数据，按表8-9所示的数据，拔动S5、S6，使S0=S1=1，按下S1时（产生移位脉冲），数据传到输出端，相应的LED应点亮。检测串行移位功能：按表8-9所示的数据，用拔码开关S2设置输入数据。拔动S4、S5、S6，设置成左移或右移，按下S 1，数据会串行移动，相应的LED会点亮。若有故障，应针对性地排除。2将实验板设置串行左移，设置输入数据为D3D2D1D0=1010，在连续点按S1的过程，用示波器观察U1的12脚（Q3）的波形，波形图为 。3为什么会出现该波形？45.项目七 组合逻辑电路认知及应用一一.与非门与非门RS触发器触发器 二二.或非门触发器或非门触发器 三三.同步同

29、步RS触发器触发器 46.项目七 组合逻辑电路认知及应用 数字电路通常分为组合逻辑电路和时序逻辑电路两数字电路通常分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路的特点输出的状态仅取决于输入的大类。组合逻辑电路的特点输出的状态仅取决于输入的当前的状态，与输入、输出的原始状态无关，而时序电当前的状态，与输入、输出的原始状态无关，而时序电路是一种输出不仅与当前的输入有关，而且与其输出端路是一种输出不仅与当前的输入有关，而且与其输出端的原始状态有关，相当于在组合逻辑的输入端加上了一的原始状态有关，相当于在组合逻辑的输入端加上了一个反馈输入，在其电路中有一个存储电路，其可以将输个反馈输入，在其电路中

30、有一个存储电路，其可以将输出的状态保持住，其结构如图出的状态保持住，其结构如图9-99-9所示。所示。图图9-9 9-9 时序逻辑电路的结构时序逻辑电路的结构47.项目七 组合逻辑电路认知及应用 典型的时序逻辑电路有计数器和寄存器，计数器普遍用于数典型的时序逻辑电路有计数器和寄存器，计数器普遍用于数字电子测量仪器中，如数字计时器，数字频率计，数字电压表等，字电子测量仪器中，如数字计时器，数字频率计，数字电压表等，寄存器常用于信息或指令的接收、暂存和传递。寄存器常用于信息或指令的接收、暂存和传递。触发器（触发器（Flip FlopFlip Flop，简写为，简写为FFFF），是数字电路中具有记忆

31、功），是数字电路中具有记忆功能的单元电路，其特点是：能的单元电路，其特点是：有两个稳态，可分别表示二进制数有两个稳态，可分别表示二进制数码码0 0和和1 1，无外触发时可维持稳态；，无外触发时可维持稳态；在外触发作用下，两个稳态在外触发作用下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作二进制存储单元。使得触发器能够记忆二进制信息，常用作二进制存储单元。现在使用量最大的是集成触发器，而各种触发器的基础是基本现在使用量最大的是集成触发器，而各种触发器的基础是基本RSRS触发器。触发

32、器。基本基本RSRS触发器可由两个与非门连接而成（这一类叫做与非门触发器可由两个与非门连接而成（这一类叫做与非门RSRS触发器），也可以由两个或非门触发器连接而成（这一类叫做或非触发器），也可以由两个或非门触发器连接而成（这一类叫做或非门门RSRS触发器）。它的输入端有两个：复位端（触发器）。它的输入端有两个：复位端（RestRest）和置位端）和置位端（SetSet）。输出端也有两个：）。输出端也有两个：Q Q和和Q(-)Q(-)。Q Q和和Q(-)Q(-)的状态在任何时刻的状态在任何时刻都是相反的，都是相反的，Q Q的工作状态定义为触发器的工作状态，称为触发器的工作状态定义为触发器的工作状

33、态，称为触发器的的“0”0”状态和状态和“1”1”状态。状态。48.项目七 组合逻辑电路认知及应用一、与非门RS触发器1电路结构和电路逻辑符号 与非门RS触发器由两个与非门的输入和输出交叉连接而成，如图9-10所示。和分别为复位信号输入端和置位信号输入端，低电平有效（逻辑符号中的小圆圈表示低电平有效）。（a a）逻辑电路图）逻辑电路图 （b b）逻辑符号）逻辑符号图图9-10 9-10 与非门与非门RSRS触发器触发器49.项目七 组合逻辑电路认知及应用 2逻辑功能 与非门RS触发器的逻辑功能如表9-9所示。表表9-9 9-9 与非门与非门RSRS触发器的真值表触发器的真值表 注：触发器有两个

34、稳定状态，这两个稳定状态可在触发信号的作用下相互转化。Qn为触发器的原状态（现态），即触发信号输入前的状态；Qn+1为触发器的新状态（次态），即触发信号输入后的状态。50.项目七 组合逻辑电路认知及应用二、或非门触发器1电路结构和电路逻辑符号 或非门RS触发器由两个或非门的输入和输出交叉连接而成，如图9-11所示。图中RD和SD分别为复位信号输入端和置位信号输入端，高电平有效。（a a）逻辑电路图）逻辑电路图 （b b）逻辑符号）逻辑符号图图9-11 9-11 或非门或非门RSRS触发器触发器51.项目七 组合逻辑电路认知及应用 2逻辑功能 或非门RS触发器的逻辑功能如表9-10所示。表表9-

35、10 9-10 或非门或非门RSRS触发器的真值表触发器的真值表52.项目七 组合逻辑电路认知及应用三、同步三、同步RSRS触发器触发器 1.同步触发器 基本RS触发器的触发方式是由输入信号和直接控制，该方式叫做电平直接触发。在实际工作中，经常需要触发器按一定的节拍进行触发、翻转。采用的措施是给触发器加入时钟控制端CP，触发器按CP节拍进行状态翻转（即触发器的状态改变与时钟脉冲同步）。这种具有时钟脉冲CP控制的触发器叫做同步触发器。同步触发器根本特点是：翻转时刻受CP控制，翻转到何种状态由输入信号和决定。53.项目七 组合逻辑电路认知及应用2同步RS触发器（1）电路结构和电路符号 给基本RS触

36、发器的输入端加上两个与非门，按照图9-12（a）所示进行连接，则构成了同步RS触发器。（a a）逻辑电路图）逻辑电路图 （b b）逻辑符号）逻辑符号图图9-12 9-12 同步同步RSRS触发器触发器 图中,RD、SD、是直接置0、置1端，用来设置触发器的初状态。54.项目七 组合逻辑电路认知及应用 （2）逻辑功能 当CP=1时，控制门G3、G4关闭，触发器的状态保持不变。当CP=1时，G3、G4打开，其输出状态由R、S端的输入信号决定。即同步RS触发器的状态转换由CP和RS共同控制，其中，R、S决定状态的转换趋势（即由什么状向什么状态转换），CP控制转换时刻。同步RS触发器的逻辑功能基本RS

37、触发器相同，其真值表如表9-11所示。55.项目七 组合逻辑电路认知及应用表表9-11 9-11 同步同步RSRS触发器（由与非门构成）真值表触发器（由与非门构成）真值表 时钟信号CPRSQ功能说明0XX不变禁止100不变保持原状态（Qn+1=Qn,）1011置11100置0111不定不允许由于在CP=1期间,G3，G4门都是开着的，都能接收R、S信号，所以,如果在CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。由于存在空翻现象的存在，使同步触发器抗干扰能力变差。56.项目七 组合逻辑电路认知及应用一一.主从主从JK触发

38、器触发器二二.D触发器触发器 57.项目七 组合逻辑电路认知及应用 由于触发器的输入端直接控制输出端的状由于触发器的输入端直接控制输出端的状态，在态，在R=S=1R=S=1时会出现不确定状态，即时会出现不确定状态，即R R和和S S之间之间存在约束。且存在空翻现象，抗干扰性能较差，存在约束。且存在空翻现象，抗干扰性能较差，不能满足绝大多数电子产品对触发器的要求。不能满足绝大多数电子产品对触发器的要求。为了克服为了克服RSRS触发器的缺点，人们研制出了触发器的缺点，人们研制出了JKJK触触发器、发器、D D触发器等性能优越、通用性强的触发器。触发器等性能优越、通用性强的触发器。58.项目七 组合

39、逻辑电路认知及应用一、主从一、主从JKJK触发器触发器1电路结构 主从JK触发器可由两个同步RS触发器组成，下面接受输入信号的为主触发器，上面的为从触发器，如图9-13所示。（a a）逻辑电路图）逻辑电路图 （b b）逻辑符号）逻辑符号图图9-13 9-13 主从主从JKJK触发器触发器 59.项目七 组合逻辑电路认知及应用 2逻辑功能 主从JK触发器的触发翻转分为两个节拍：当CP1时，0，从触发器被封锁，保持原来的状态。主触发器工作，根据输入信号J、K的值Q主的状态随之变化。，当CP由1变0时刻为第二阶段，主触发器被封锁，从触发器打开，接收主触发器送来的信号，并根据逻辑关系决定输出端Q的状态

40、。由以上分析可知，一个CP脉冲期间，主从触发器的状态仅改变一次，称为一次翻转现象，克服了空翻现象。主从JK触发器的逻辑功能如表9-12所示。表表9-12 主从触发器真值表主从触发器真值表60.项目七 组合逻辑电路认知及应用二、二、D D触发器触发器 1.电路结构 在JK触发器的基础上，增加一个与非门把J、K两个输入端合为一个输入端D，CP为时钟脉冲输入端。这样，就把JK触发器转换成了D触发器，如图9-14所示。（a a）逻辑电路图）逻辑电路图 （b b）逻辑符号逻辑符号 图图9-14 D9-14 D触发器触发器61.项目七 组合逻辑电路认知及应用 2.逻辑功能 当CP=1时，如果D=0，则Q=

41、0，如果D=1，则Q=1。当CP=0时，不管D取什么值，触发器的输出端维持原来的状态。D触发器的逻辑功能如真值表9-13所示。表表9-13 D9-13 D触发器的逻辑功能触发器的逻辑功能62.项目七 组合逻辑电路认知及应用一一.计数器基本知识计数器基本知识 二二.二进制计数器二进制计数器74161（74LS161）63.项目七 组合逻辑电路认知及应用一、计数器基本知识 统计输入脉冲个数的功能称为计数，能实现计数操作的电路称为计数器。计数器在数字电路中不仅用来计数，而且还可以用来定时、分频、测量等，用途十分广泛。计数器的种类很多。按照时钟脉冲的引入方式，计数器可分为同步计数器和异步计数器。按照计

42、数过程中计数变化的趋势，分为加法计数器、减法计数器和可逆计数器。根据进位制的不同，计数器又可分为二进制计数器、十进制计数器和N进制计数器。在数字集成产品中，通用的计数器是二进制和十进制计数器。按计数长度、有效时钟、控制信号、置位和复位信号的不同有不同的型号。64.项目七 组合逻辑电路认知及应用二、二进制计数器74161（74LS161）74161是集成TTL四位二进制同步计数器，其管脚分布和符号分别如图9-15（a）和（b）所示，表9-14是74161引脚功能表，表9-15是逻辑功能表。（a a）外形图）外形图 (b(b）引脚图）引脚图图图9-15 9-15 集成集成4 4位二进同步计数器位二

43、进同步计数器74LS16174LS16165.项目七 组合逻辑电路认知及应用表表9-14 74LS1619-14 74LS161集成电路引脚功能表集成电路引脚功能表引脚序号标注功能释义引脚序号标注功能释义1MR或CR清零端9LD预置数据控制端2CLK或CP时间脉冲输入端10ENT或T计数控制端3、4、5、6D0、D1、D2、D3预置数据并行输入端11、12、13、14Q3、Q2、Q1、Q0状态输出端7ENP或P15RCO或C进位输出8GND接地端16VCC电源端66.项目七 组合逻辑电路认知及应用 74LS161的逻辑功能（表9-14中的各状态）说明：1）异步清零功能当MR0时，不管其他输人端

44、的状态如何（包括时钟信号CP），输出全为0。2）同步并行预置数功能在MR1的条件下，当LD0且有时钟脉冲CP的上升沿作用时，从D3，D2，D1，D0输入的数据将分别传给Q3Q0。由于置数操作必须有CP脉冲上升沿相配合，故称为同步置数。3）保持功能在MR=LD1的条件下，当ENTENP0时，不管有无CP脉冲作用，计数器都将保持原有状态不变（停止计数）。4）同步二进制计数功能当CRLDENPENT1时，74LS161处于计数状态，电路从0000状态开始，连续输入16个计数脉冲后，电路 将从1111状态返回到0000状态.5）进位输出RCO当计数控制端ENT1，且触发器全为1时，进位输出为1，否则为

45、0。67.项目七 组合逻辑电路认知及应用表表9-15 74LS1619-15 74LS161集成电路逻辑功能表集成电路逻辑功能表68.项目七 组合逻辑电路认知及应用（2）74LS290 图9-16是74LS290型二五十进制计数器的外引脚排列图和逻辑符号图。表9-16为其功能表。外引脚排列图外引脚排列图 逻辑符号逻辑符号9-16 74LS2909-16 74LS290外引脚排列图和逻辑符号图外引脚排列图和逻辑符号图69.项目七 组合逻辑电路认知及应用表表9-16 74LS2909-16 74LS290功能表功能表70.项目七 组合逻辑电路认知及应用 和是清零输入端，由表11-12可知，当两端全

46、为“1”时，计数器清零；和是置“9”输入端，当两端全为“1”时，=1001,即表示十进制数9。清零时和中至少有一端为“0”，不使置“1”，以保证清零可靠进行。它有两个时钟脉冲输入端和。71.项目七 组合逻辑电路认知及应用 下面按二、五、十进制三种情况进行分析。1）只输入计数脉冲，由输出，无输出，为二进制计数器。2）只输入计数脉冲，由端输出，为五进制计数器。3）将端与端连接，输入计数脉冲，如图9-17。其状态表见表9-17，构成十进制计数器。图图9-17 74LS2909-17 74LS290构成十进制计数器构成十进制计数器72.项目七 组合逻辑电路认知及应用表表9-17 84219-17 84

47、21码十进制计数器状态表码十进制计数器状态表73.项目七 组合逻辑电路认知及应用一一.寄存器与移位寄存器寄存器与移位寄存器 二二.集成移位寄存器集成移位寄存器74194（74194LS）74.项目七 组合逻辑电路认知及应用一、寄存器与移位寄存器一、寄存器与移位寄存器 一个触发器能存储一位二进制数，一个触发器能存储一位二进制数，n n位二进制数则需位二进制数则需n n个触发器个触发器来存储。当来存储。当n n位数据同时出现时称为並行数据，而位数据同时出现时称为並行数据，而n n位数据按时间先位数据按时间先后一位一位出现时称为串行数据。串行数据需要一个时钟信号来分后一位一位出现时称为串行数据。串行

48、数据需要一个时钟信号来分辨每一个数据位。用辨每一个数据位。用n n个触发器组成的个触发器组成的n n位移位寄存器可以用来寄存位移位寄存器可以用来寄存n n位串行数据，可以实现串行数据到並行数据的转换，也可实现並位串行数据，可以实现串行数据到並行数据的转换，也可实现並行数据到串行数据的转换。行数据到串行数据的转换。移位寄存器除了具有寄存数码的功能，还具有移位的功能。在移位寄存器除了具有寄存数码的功能，还具有移位的功能。在寄存器中存储的数据由低位向高位移动一位时，即数据右移，例如寄存器中存储的数据由低位向高位移动一位时，即数据右移，例如二进数二进数00110011向高位移动一位变成向高位移动一位变

49、成01100110，二进制数由，二进制数由3 3变为变为6 6。同理，。同理，数据由高位向低位移动称为左移。因此移位寄存器有左移寄存器和数据由高位向低位移动称为左移。因此移位寄存器有左移寄存器和右移寄存器之分。也有可逆移位寄存器，即在控制信号作用下，既右移寄存器之分。也有可逆移位寄存器，即在控制信号作用下，既可实行右移，也可实行左移。可实行右移，也可实行左移。75.项目七 组合逻辑电路认知及应用二、集成移位寄存器二、集成移位寄存器7419474194（74194LS74194LS）集成移位寄存器74194是四位双向移位寄存器，具有并行寄存，左移寄存，右移寄存和保持四种工作模式。74194的管脚

50、和引脚功能方框符号如图9-18所示。其中，为低电平有效的清零端，DSR为右移串行输入端，DSL为左移串行输入端，D3D2D1D0为并行输入端。Q3Q2Q1Q0为输出端，寄存器工作于何种模式由M1M0端信号确定。（a a）管脚图）管脚图 （b b）方框符号）方框符号图图9-18 9-18 四位双向移位寄存器四位双向移位寄存器74194 74194 76.项目七 组合逻辑电路认知及应用集成移位寄存器74194的功能表如表9-18所示。表表9-18 74LS1949-18 74LS194功能表功能表 其中，D0、D1、D2、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；SR为右移串行数据输入