电子技术课件第5章-时序逻辑电路.ppt

1、 电子技术基础第5章 时序逻辑电路5.1 双稳态触发器5.2 寄存器5.3 计数器 电子技术基础 数数字字电电路路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路由逻辑门组成由逻辑门组成由触发器组成由触发器组成输出信号随着输输出信号随着输入信号消失入信号消失输出信号没有消失。输出信号没有消失。具有记忆功能！具有记忆功能！返回5.15.1 双稳态触发器双稳态触发器 电子技术基础 5.15.1 双稳态触发器双稳态触发器双稳态触发器的输出状态为双稳态触发器的输出状态为0 0或或1 1；输出状态不仅和现时的输入有关，还与输出状态不仅和现时的输入有关，还与原来的输出状态有关；原来的输出状态有关；双稳态触

2、发器具有记忆功能。双稳态触发器具有记忆功能。目前常用的有目前常用的有R-S触发器、触发器、D型触发器、型触发器、JK触发器触发器等。等。双稳态触发器的内部由逻辑门组成双稳态触发器的内部由逻辑门组成；返回 电子技术基础 能力知识点1 R-S触发器 1.1.基本基本R-SR-S触发器的结构触发器的结构反馈线反馈线两个输入端两个输入端两个输出端，状态相反。两个输出端，状态相反。负负脉脉冲冲低电平低电平使触发使触发器输出器输出0 0或或1 1。返回 电子技术基础 2.2.逻辑功能分析：逻辑功能分析：设原状态：设原状态：的状态不变。的信号消失后，输出端保证QRD。1S ,0R(1)DD0 01 10 0

3、1 11 11 10 0输出仍保持：输出仍保持：0Q0 01,0QQ返回RD=0,SD=1时时,不论原来状态如何，不论原来状态如何，Q=0。电子技术基础 设原状态：设原状态：10QQ。0S ,1R(2)DD0 01 11 10 00 01 11 1输出变为：输出变为：1Q0 0的状态不变。的信号消失后，输出端保证QSDRD=1,SD=0时时,不论原来状态如何，不论原来状态如何，Q=1。返回 电子技术基础 设原状态：设原状态：10QQ。1S ,1R(3)DD0 01 11 11 11 10 0输出仍为：输出仍为：0Q1 1的状态保持不变。，输出端由于两根反馈线的作用Q0 00 0返回 电子技术基

4、础 设原状态：设原状态：01QQ。1S ,1R(3)DD1 10 01 11 10 01 1输出仍为：输出仍为：1Q0 01 11 1RD=1,SD=1时时,Q 保持原来状态不变。保持原来状态不变。返回 电子技术基础 设原状态：设原状态：10QQ。0S ,0R(4)DD0 01 10 00 01 1输出全为输出全为1，实实际工作中这是不际工作中这是不允许出现的！因允许出现的！因为，当为，当RD、SD的低电平信号消的低电平信号消失后，输出端的失后，输出端的状态不能确定。状态不能确定。1 1当当RD=SD=0同时变为同时变为1 1时，翻转快的门输出变时，翻转快的门输出变为为0 0，另一个不翻转。例

5、如，另一个不翻转。例如，B门翻转快门翻转快.1 11 10 00 01 1返回 电子技术基础 真值表真值表:1101010100不定不定DRDS1nQnQ同时变同时变1 1后输出后输出状态不能确定。状态不能确定。置置1 1端端置置0 0端端基本基本R-SR-S触发器是其它触发器组成的一部分，触发器是其它触发器组成的一部分，其作用是预置其它触发器的初始状态。其作用是预置其它触发器的初始状态。返回 电子技术基础 能力知识点2 J-K触发器 主从型主从型J JK K触发器是由两个可控触发器是由两个可控R RS S触发器触发器外加一个非门组成。其中外加一个非门组成。其中F F1 1和和F F2 2为为

6、RSRS触发器。触发器。主触发器主触发器从触发器从触发器时钟脉冲时钟脉冲反馈线反馈线QS QR QJS KQR S返回 电子技术基础 QJS KQR 功能分析：功能分析：时钟没来之前，首时钟没来之前，首先将触发器置先将触发器置0，即即0nnQQC=0C=0时时,主触发器不主触发器不工作，从触发器工工作，从触发器工作，接收信息。作，接收信息。0C=1C=1时，主触发器工时，主触发器工作，从触发器不工作，从触发器不工作；作；01001返回 电子技术基础 （1 1）J=1,K=00当当C=1C=1时，主触发器时，主触发器工作，从触发器不工作，从触发器不工作；工作；10101QJS0KQR11nQSR

7、SR0,01所以由于nQC00 10nQ设原状态返回 电子技术基础 （1 1）J=1,K=001010SSRR10当当C=0C=0时，主触发器时，主触发器不工作，从触发器不工作，从触发器工作；接收信息。工作；接收信息。1QJS0KQR111nnQQ,1C由于01110,11nQKJ时，在时钟脉冲的后沿来到时，当后沿后沿0nQ设原状态返回 电子技术基础 （2 2）J=1,K=10当当C=1C=1时，主触发器时，主触发器工作，从触发器不工作，从触发器不工作；工作；11101QJS0KQR11nQSSRR0,01所以由于nQC00 10nQ设原状态返回 电子技术基础 （2 2）J=1,K=10111

8、0SSRR10当当C=0C=0时，主触发器时，主触发器不工作，从触发器不工作，从触发器工作；接收信息。工作；接收信息。1QJS0KQR111nnQQ,1C由于01111,11nQKJ时，在时钟脉冲的后沿来到时，当后沿后沿0nQ设原状态返回 电子技术基础 （2 2）J=1,K=11当当C=1C=1时，主触发器时，主触发器工作，从触发器不工作，从触发器不工作；工作；11100QJS1KQR01nQSSRR1,01所以由于nQC11 01nQ设原状态返回 电子技术基础 （2 2）J=1,K=10QJS1KQR01nQ11110SSRR11 01nQ设原状态当当C=0C=0时，主触发器时，主触发器不工

9、作，从触发器不工作，从触发器工作；接收信息。工作；接收信息。010,111nnQQC所以由于001,11nQKJ时，在时钟脉冲的后沿来到时，当由上分析可见：当由上分析可见：当J=1，K=1时，在时钟脉冲的后时，在时钟脉冲的后沿来到时，触发器翻转，原来是沿来到时，触发器翻转，原来是0 0就翻成就翻成1 1，原来，原来是是1 1就翻成就翻成0 0。返回 电子技术基础 nQ真值表真值表真值表和逻辑符号真值表和逻辑符号逻辑符号逻辑符号应用：应用：组成分频器、寄存器和计数器。组成分频器、寄存器和计数器。触发器触发器后沿翻转后沿翻转返回 电子技术基础 CKJ1nQ【例【例5.15.1】已知已知J JK K

10、触发器的输入波形如图所触发器的输入波形如图所示，试画出示，试画出 的波形。的波形。1nQ0nQ设返回 电子技术基础 【例【例5.2】已知】已知JK触发器如图所示，试画出在触发器如图所示，试画出在 时钟脉冲的作用下，输出端时钟脉冲的作用下，输出端Q的波形。的波形。解解J-KJ-K触发器接成计数状态，组成触发器接成计数状态，组成2 2分频器。分频器。返回 电子技术基础 能力知识点3 D 触发器 为了解决空翻问题，由为了解决空翻问题，由六个与非门组成维持阻六个与非门组成维持阻塞型塞型D D触发器，逻辑电路触发器，逻辑电路如图所示。如图所示。&e&fQQ&c&d&a&bDC逻辑符号逻辑符号触发器触发器

11、前沿翻转前沿翻转一个输入端一个输入端返回 电子技术基础 其翻转过程请自行分析。其翻转过程请自行分析。.0(1,01nQCD上升沿）时，真值表真值表DQn+10011D D触发器的输出触发器的输出状态随着输入状状态随着输入状态变化。态变化。返回 电子技术基础 【例【例5.35.3】画出】画出D D触发器的输出波形。触发器的输出波形。分频器。组成触发器接成计数状态，则因为。设2,0DQDQn解解返回 电子技术基础 (74LS73)(74LS73)J-KJ-K触发器触发器的管脚图的管脚图(74LS74)(74LS74)D D触发器的触发器的管脚图管脚图返回 电子技术基础 5.25.2 寄存器寄存器寄

12、存器：数码寄存器和移位寄存器。寄存器：数码寄存器和移位寄存器。寄存器的组成：触发器及其附加逻辑门。寄存器的组成：触发器及其附加逻辑门。寄存数码的位数：寄存数码的位数：n n个触发器可以寄存个触发器可以寄存n n位数码。位数码。寄存数码的输入方式：并行输入与串行输入。寄存数码的输入方式：并行输入与串行输入。寄存数码的输出方式：并行输出与串行输出。寄存数码的输出方式：并行输出与串行输出。返回 电子技术基础 返回能力知识点1 数码寄存器 四位数码寄存器四位数码寄存器分析：分析：送入寄存数码送入寄存数码1 1 0 0 1 1 1 1清零清零0 0 0 00 0 0 0寄存数码寄存数码0 0 1 1 0

13、 0 0 01 1 0 0 1 1 1 1取出数码取出数码1 1 0 0 1 1 1 1 电子技术基础 能力知识点2 移位寄存器 移位移位：来一个时钟脉冲，寄存器就寄存一位数码，：来一个时钟脉冲，寄存器就寄存一位数码，所存的数码在时钟脉冲的作用下，向左或向右移所存的数码在时钟脉冲的作用下，向左或向右移动。根据移位的方向，分成动。根据移位的方向，分成左移左移寄存器、寄存器、右移右移寄寄存器和存器和双向移位双向移位寄存器。寄存器。寄存数码的输入、输出方式：寄存数码的输入、输出方式：1.1.串行输入、串行输出；串行输入、串行输出；2.2.串行输入、并行输出；串行输入、并行输出；3.3.并行输入、串行

14、输出；并行输入、串行输出；4.4.并行输入、并行输出；并行输入、并行输出；返回 电子技术基础 四位左移寄存器四位左移寄存器数码左移一位数码左移一位清零清零左移控制端左移控制端为高电平为高电平 0 0 0 0 0 0 0 01 1C=1,C=1,送最高位送最高位1 11 10 00 0 0 00 0 1 1 0 0 0 0 0 0C=2,C=2,送次高位送次高位1 11 11 11 11 11 1返回左移控制端左移左移：在移位脉冲作用下，寄存器中的数码依次由高位：在移位脉冲作用下，寄存器中的数码依次由高位向低位移动一位，称为左移。反之，称为向低位移动一位，称为左移。反之，称为右移右移。数码左移二

15、位数码左移二位 寄存数码：寄存数码：11011101返回 电子技术基础 工作原理分析：工作原理分析：C=3,C=3,送次低位送次低位0 0 0 0 0 0 0 0 0 01 11 10 00 0 0 00 0 1 1 0 0 0 0 0 01 11 11 11 11 1数码左移三位数码左移三位0 01 10 01 10 01 11 1C=4,C=4,送最低位送最低位1 11 11 10 01 11 11 10 01 11 1数码左移四位数码左移四位经经4 4个移位脉冲，个移位脉冲，数码数码11011101存入寄存入寄存器中。存器中。若要串行取出若要串行取出11011101，需经，需经4 4个时

16、钟脉个时钟脉冲，从最低位触发器的输出端取出。冲，从最低位触发器的输出端取出。左移控制端返回 电子技术基础 74LS17374LS173四位寄存器：并入、并出工作方式。四位寄存器：并入、并出工作方式。集成寄存器简介 送数控制端，送数控制端，低电平有效。低电平有效。取数控制端，取数控制端，低电平有效。低电平有效。清零端，清零端，高电平有效。高电平有效。寄存指令，寄存指令，高电平有效。高电平有效。返回 电子技术基础 清零清零寄存数码过程：寄存数码过程：送数控制端置送数控制端置0000接入时钟脉冲接入时钟脉冲加入寄存数码加入寄存数码 1 01 0 1 01 010101010数码被寄存数码被寄存取数控

17、制端置取数控制端置0000取出取出10101010 1 01 0 1 01 0 1 01 0 1 01 0返回 电子技术基础 返回5.35.3 计数器计数器计数器：计数器：累计输入脉冲的个数。可以进行加法计数、累计输入脉冲的个数。可以进行加法计数、减法计数及可逆计数。减法计数及可逆计数。工作方式：工作方式：二进制计数器；二进制计数器；计数器种类：计数器种类：N进制计数器。进制计数器。十进制计数器；十进制计数器；同步和异步。同步和异步。电子技术基础 返回能力知识点1 二进制加法计数器 异步：异步：时钟脉冲只加在最低位触发器的时钟脉时钟脉冲只加在最低位触发器的时钟脉冲端，相邻高位触发器的时钟脉冲由

18、相邻低位冲端，相邻高位触发器的时钟脉冲由相邻低位触发器的输出信号提供。因此各个触发器输出触发器的输出信号提供。因此各个触发器输出状态转换的时间不同，故被称为异步。状态转换的时间不同，故被称为异步。四位二进制异步加法计数器四位二进制异步加法计数器1.1.异步二进制加法计数器异步二进制加法计数器。图5.10 四位二进制的异步加法计数器 电子技术基础 分析步骤分析步骤:1.写出输入端的逻辑表达式写出输入端的逻辑表达式图5.10 四位二进制的异步加法计数器J2=K2=1J1=K1=1J0=K0=1J3=K3=1CC 001QC 12QC23QC 返回 电子技术基础 C0123QQQQ0 0 0 001

19、 120 1030 0 1 1450 1 0 1 670 1 1 1 82.列状态表列状态表CC 001QC 12QC 00 0 01 0 11 00 0012QQQ3QC91011121314158000011 0 0 01 0 0 110 101 0 1 11 1 0 1 1 1 1 1 0 01 0 111116000023QC 返回 电子技术基础 计数器输出波形：计数器输出波形：图5.11 四位二进制计数器的工作波形返回 电子技术基础 能力知识点2 N 进制计数器 个计数脉冲。个状态，可累计级触发器有触发器的级数，nnNnn22N进制计数器：进制计数器：进制计数器。则称为，若计数脉冲为

20、NNnn221返回 电子技术基础 【例【例5.45.4】分析十进制计数器的计数原理。】分析十进制计数器的计数原理。图5.12 例5.4的图这是一个异步加法计数器。这是一个异步加法计数器。它的计数方法是：第一步：清零，它的计数方法是：第一步：清零，Q Q3 3Q Q2 2Q Q1 1Q Q0 0=0000=0000。第二步开始计。第二步开始计数：从时钟控制端输入一个脉冲，输出端就以一个四位二进制的形式数：从时钟控制端输入一个脉冲，输出端就以一个四位二进制的形式输出输出00010001；第二个脉冲下降到来时，再加；第二个脉冲下降到来时，再加1 1，输出，输出00100010依此类推，依此类推，分别

21、输出对应的四位二进制数。当输出分别输出对应的四位二进制数。当输出10011001后的脉冲到来时，后的脉冲到来时，Q3=Q1=1Q3=Q1=1输入与非门然后清零，即输出输入与非门然后清零，即输出Q Q3 3Q Q2 2Q Q1 1Q Q0 0=1111=1111。其状态转换图如下：。其状态转换图如下：返回 电子技术基础 状态转换图：状态转换图：从而构成十进制计数器。从而构成十进制计数器。返回 电子技术基础 能力知识点3 集成计数器 1.CT4090(74LS90)集成计数器集成计数器 74LS90 内部含有两个独立的计数电路，一个内部含有两个独立的计数电路，一个是是二进制计数器二进制计数器(C0

22、为时钟，为时钟，Q0为输出端为输出端)，另一个，另一个是五进制计数器是五进制计数器(C1为为时钟，时钟，Q3Q2Q1为输出端为输出端)。内部逻辑电路内部逻辑电路返回 电子技术基础 CT4090(74LS90)计数器是计数器是2510进制计数器。进制计数器。10CC0将Q 端与相接，从端输入脉冲，构成十进制计数器；1C0F 触发器不用，从端输入脉冲，构成五进制计数器；0C1 2 3FF F 触发器不用，从端输入脉冲，构成二进制计数器。返回 电子技术基础 置置9 9端，端，高电平有效。高电平有效。置置0 0端，端，高电平有效高电平有效。返回 电子技术基础 【例【例5.55.5】分析】分析N进制计数

23、器的逻辑功能。进制计数器的逻辑功能。置置0 0端、置端、置9 9端接地，计数器处于计数状态。端接地，计数器处于计数状态。N1计数器接成十进制，从计数器接成十进制，从Q3Q2Q1Q0输出；每来输出；每来一个时钟脉冲，计数器翻转一次。一个时钟脉冲，计数器翻转一次。N2计数器接成二进制，从计数器接成二进制，从Q02输出，每来十个时输出，每来十个时钟脉冲，计数器翻转一次。钟脉冲，计数器翻转一次。返回 电子技术基础 1210 220NNN2020进制计数器的波形：进制计数器的波形：返回 电子技术基础 【例【例5.65.6】采用】采用“反馈清零法反馈清零法”将将CT4090CT4090接成接成六进制和九进

24、制计数器。六进制和九进制计数器。反馈清零法反馈清零法：将计数器的任意输出端和清零端相连接，：将计数器的任意输出端和清零端相连接，当输出端为高电平时，清零端立即清零，强迫计数器当输出端为高电平时，清零端立即清零，强迫计数器归零。归零。返回 电子技术基础 当计数脉冲当计数脉冲C C0 0输入时，计数器从输入时，计数器从“0000”0000”开始计数，开始计数，经过五个脉冲后，计数器状态为经过五个脉冲后，计数器状态为“0101”0101”。当第六个脉。当第六个脉冲到来后，冲到来后，Q Q1 1变为变为1 1，使，使R0R0（1 1）和和R0R0（2 2）同时为同时为1 1，计数器立，计数器立即清零，

25、强迫计数器返回到初始状态即清零，强迫计数器返回到初始状态“0000”0000”。计数器。计数器输出输出00000000，00010001，00100010，00110011，01000100，01010101共六个数码，共六个数码，则为六进制计数器。其状态转换图如图所示。则为六进制计数器。其状态转换图如图所示。返回 电子技术基础 2.CT4160(74LS160)集成计数器集成计数器CT4160(74LS160)CT4160(74LS160)是具有是具有预置数预置数功能的四位同功能的四位同步十进制计数器。步十进制计数器。CT4160(74LS160)CT4160(74LS160)内部是由内部是

26、由J-KJ-K触发器和附加门触发器和附加门组成。组成。管脚图与功能表管脚图与功能表返回 电子技术基础 置数端，低电平有效。置数端，低电平有效。预置数输入端。预置数输入端。321032100LDLDQ Q QQD D D D的作用：当时，在时钟脉冲的上升沿到来时,。利用置数端构成利用置数端构成N进制计数器没有过渡状态，进制计数器没有过渡状态，所以所以CT4160CT4160在实际应用中广泛应用。在实际应用中广泛应用。计数控制端，高电平有效。计数控制端，高电平有效。返回 电子技术基础 【例【例5.75.7】试用预置数功能将】试用预置数功能将CT4160CT4160计数器组计数器组成六进制计数器。成

27、六进制计数器。3210200000,1,DD D D DEPETRLDQ Q接成计数状态。20203210321011,000000000Q QLDQ QQ Q QQD D D D当时，在下个时钟脉冲的上升沿到来时，计数器输出为，即。此计数器为六进制计数器。此计数器为六进制计数器。返回 电子技术基础 3.CT4161(74LS161)集成计数器集成计数器CT4161(74LS161)CT4161(74LS161)是具有是具有预置数功能预置数功能的四位同的四位同步十六进制计数器。步十六进制计数器。CT4161(74LS161)CT4161(74LS161)内部是由内部是由J-KJ-K触发器和附加

28、门触发器和附加门组成。组成。管脚图与功能表与管脚图与功能表与CT4160CT4160相同。相同。返回 电子技术基础 【例【例5.85.8】试用】试用CT4161CT4161计数器组成十二进制计数计数器组成十二进制计数器。器。3210200000,1,DD D D DEPETRLDQ Q接成计数状态。3210321032101011,000000000Q Q QQLDQ Q QQD D D D当时，在下个时钟脉冲的上升沿到来时，计数器输出为，即。此计数器为十二进制计数器。此计数器为十二进制计数器。返回 电子技术基础 【例【例5.95.9】试分析译码显示电路的工作原理。】试分析译码显示电路的工作原

29、理。预置数为预置数为00000000反馈归零反馈归零输出十进制输出十进制低电平输出的译码器低电平输出的译码器共阳极数码管共阳极数码管显示显示0-90-9返回 电子技术基础 【例【例5.105.10】啤酒装箱生产线，每天传送产品上万箱，每】啤酒装箱生产线，每天传送产品上万箱，每箱装箱装2020件产品。试拟出该生产线自动装箱的计数、译码件产品。试拟出该生产线自动装箱的计数、译码和数字显示电路的方案图，并说明其工作原理。和数字显示电路的方案图，并说明其工作原理。图5.24 装箱生产线计数系统返回 电子技术基础返回 本章小结本章小结1 1双稳态触发器双稳态触发器常用的双稳态触发器有常用的双稳态触发器有RSRS触发器，触发器，JKJK触发器及触发器及D D触发器。触发器。2 2寄存器寄存器寄存器是用来存放数码或指令的基本部件。有数码寄存寄存器是用来存放数码或指令的基本部件。有数码寄存器和移位寄存器两类。器和移位寄存器两类。3 3计数器计数器计数器是能累计脉冲个数的部件。从进位制来分，有计数器是能累计脉冲个数的部件。从进位制来分，有二进制计数器和二进制计数器和N N进制计数器两大类。从计数脉冲是否同进制计数器两大类。从计数脉冲是否同时加到各个触发器来分，又有异步计数器和同步计数器。时加到各个触发器来分，又有异步计数器和同步计数器。电子技术基础第5章结 束电子技术基础