第2章微处理器课件.ppt

1、第第2 2章章第第2 2章章 微处理器微处理器学习目标：学习目标：掌握微处理器的一般工作原理，并了解掌握微处理器的一般工作原理，并了解Intel系列系列CPU的典型产品及其特点的典型产品及其特点;重点掌握重点掌握8086/80888086/8088微处理器的内部结构、微处理器的内部结构、寄存器组织方式、存储器及输入输出方式寄存器组织方式、存储器及输入输出方式;掌握掌握8086/80888086/8088微处理器的引脚功能和工微处理器的引脚功能和工作时序作时序;理解理解8038680386、8048680486微处理器的内部结构、微处理器的内部结构、总线周期等。总线周期等。第第2 2章章 微处理

2、器微处理器本章目录：本章目录：2.1 8086/8088微处理器微处理器2.2 80386和和80486微处理器微处理器2.3 Pentium系列及系列及Core 2 Duo微处理器微处理器习题与思考题习题与思考题2.1 8086/80882.1 8086/8088微处理器微处理器2.1.1 8086CPU2.1.1 8086CPU内部结构内部结构2.1.2 8086CPU2.1.2 8086CPU寄存器组织寄存器组织2.1.3 8086CPU2.1.3 8086CPU引脚功能引脚功能2.1.4 8086/8088CPU2.1.4 8086/8088CPU的存储器组织和的存储器组织和I/OI/

3、O组织组织2.1.5 2.1.5 最小模式和最大模式下的基本配置最小模式和最大模式下的基本配置2.1.6 8086/8088CPU2.1.6 8086/8088CPU内部时序内部时序2.1.1 80386 CPU2.1.1 80386 CPU内部结构内部结构执行单元EU总线接口单元BIU1 1执行单元执行单元EUEU（1 1）算术逻辑运算单元（）算术逻辑运算单元（ALUALU）是一个是一个1616位的运算器，可用于位的运算器，可用于8/168/16位二进制位二进制算术和逻辑运算，也可按指令的寻址方式计算寻算术和逻辑运算，也可按指令的寻址方式计算寻址存储器所需的址存储器所需的1616位偏移量。位

4、偏移量。（2 2）标志寄存器（）标志寄存器（FLAGSFLAGS）是一个是一个1616位的运算器，用来反映位的运算器，用来反映CPUCPU运算的运算的状态特征和存放某些控制标志。状态特征和存放某些控制标志。（3 3）数据暂存寄存器）数据暂存寄存器 协助协助ALUALU完成运算，暂存参加运算的数据。完成运算，暂存参加运算的数据。1 1执行单元执行单元EU(EU(续续)（4 4）通用寄存器组）通用寄存器组 包括包括4 4个个1616位的数据寄存器位的数据寄存器AXAX、BXBX、CXCX、DXDX和和4 4个个1616位指针与变址寄存器位指针与变址寄存器SPSP、BPBP与与SISI、DIDI。（

5、5 5）EUEU控制电路控制电路 负责从负责从BIUBIU的指令队列缓冲器中取指令，并的指令队列缓冲器中取指令，并对指令译码，根据指令要求向对指令译码，根据指令要求向EUEU内部各部件发出内部各部件发出控制命令，以完成各条指令规定的功能。控制命令，以完成各条指令规定的功能。2 2总线接口单元总线接口单元BIUBIU 总线接口单元总线接口单元BIUBIU是是8086CPU8086CPU同存储器同存储器和和I/OI/O设备之间的接口部件，负责对全部引设备之间的接口部件，负责对全部引脚的操作，提供了脚的操作，提供了1616位双向数据总线、位双向数据总线、2020位地址总线和若干条控制总线。位地址总线

6、和若干条控制总线。总线接口单元总线接口单元BIUBIU由由2020位地址加法器、位地址加法器、四个段寄存器四个段寄存器、1616位指令指针位指令指针IPIP、指令队指令队列缓冲器列缓冲器和和总线控制逻辑电路总线控制逻辑电路等组成。等组成。（1 1）地址加法器和段寄存器）地址加法器和段寄存器 16位的寄存器实位的寄存器实现现20位地址寻址：由位地址寻址：由专门地址加法器将有专门地址加法器将有关段寄存器内容（段关段寄存器内容（段的起始地址）左移四的起始地址）左移四位后，与位后，与16位偏移地位偏移地址相加，形成一个址相加，形成一个20位的物理地址，以对位的物理地址，以对存储单元寻址。存储单元寻址。

7、例：例：CS=2000H，IP=1000H，则，则20位物理地址为位物理地址为21000H（2 2）1616位指令指针位指令指针IPIP 指令指针指令指针IP（Instruction Pointer）用）用来存放下一条要执行指令在代码段中的偏来存放下一条要执行指令在代码段中的偏移地址。它只有和移地址。它只有和CS相结合，才能形成指相结合，才能形成指向指令存放单元的物理地址。向指令存放单元的物理地址。在程序运行中，在程序运行中，IP的内容由的内容由BIU自动修自动修改，使它总是指向下一条要取的指令在现改，使它总是指向下一条要取的指令在现行代码段中的偏移地址。行代码段中的偏移地址。（3 3）指令队

8、列缓冲器）指令队列缓冲器 总线空闲时，总线空闲时，BIU会自动地进行预取指会自动地进行预取指令操作，将所取得的指令按先后次序存入令操作，将所取得的指令按先后次序存入一个一个6字节的指令队列缓冲器，该队列缓冲字节的指令队列缓冲器，该队列缓冲器按器按“先进先出先进先出”的方式工作，并按顺序的方式工作，并按顺序取到取到EU中执行。中执行。（4 4）总线控制逻辑电路）总线控制逻辑电路 将将CPUCPU的内部总线和外部总线相连，是的内部总线和外部总线相连，是8086CPU8086CPU与内存单元或与内存单元或I/OI/O端口进行数据交端口进行数据交换的必经之路。换的必经之路。包括包括1616条数据总线、

9、条数据总线、2020条地址总线和条地址总线和若干条控制总线。若干条控制总线。2.1.2 8086CPU2.1.2 8086CPU寄存器组织寄存器组织14个个16位寄存器：位寄存器：1.1.通用寄存器通用寄存器2.2.段寄存器段寄存器3.3.地址指针和地址指针和变址寄存器变址寄存器4.4.指令指针和指令指针和标志寄存器标志寄存器1 1通用寄存器通用寄存器又称为数据寄存器，又称为数据寄存器，可作为可作为1616位数据寄存器使用：位数据寄存器使用：AXAX、BXBX、CXCX、DXDX；也可作为两个也可作为两个8 8位数据寄存器使用：位数据寄存器使用：AHAH、BHBH、CHCH、DHDH存放高字节

10、存放高字节ALAL、BLBL、CLCL、DLDL存放低字节存放低字节并且可独立寻址。并且可独立寻址。1 1通用寄存器通用寄存器(续续)多数情况下，通用寄存器是用在算术多数情况下，通用寄存器是用在算术和逻辑运算指令中，用来存放算术逻辑运和逻辑运算指令中，用来存放算术逻辑运算的源算的源/目的操作数。目的操作数。由于特殊使用场合：由于特殊使用场合：AX又叫累加器又叫累加器BX叫基址寄存器叫基址寄存器CX又叫计数寄存器又叫计数寄存器DX叫数据寄存器。叫数据寄存器。2 2段寄存器段寄存器 8086CPU有有20条地址线，可直接寻址条地址线，可直接寻址1MB的存储空间的存储空间。将这将这1MB存储空间分成

11、若干个逻辑段，存储空间分成若干个逻辑段，每个逻辑段长度每个逻辑段长度64KB。4个个16位的段寄存器分别存放各个段的位的段寄存器分别存放各个段的起始地址（又称段基址）。起始地址（又称段基址）。2 2段寄存器段寄存器(续续)代码段寄存器代码段寄存器CS表示当前使用的指令代码表示当前使用的指令代码可以从该段寄存器指定的存储器段中取得，可以从该段寄存器指定的存储器段中取得，相应的偏移值则由相应的偏移值则由IP提供。提供。堆栈段寄存器堆栈段寄存器SS指定当前堆栈的底部地址。指定当前堆栈的底部地址。数据段寄存器数据段寄存器DS指示当前程序使用的数据指示当前程序使用的数据所存区段的最低地址。所存区段的最低

12、地址。附加段寄存器附加段寄存器ES则指出当前程序使用附加则指出当前程序使用附加段地址的位置，该段一般用来存放原始数段地址的位置，该段一般用来存放原始数据或运算结果。据或运算结果。3 3地址指针和变址地址指针和变址寄址器寄址器 地址指针和变址寄存器都是地址指针和变址寄存器都是1616位寄存位寄存器，一般用来存放地址的偏移量（即相对器，一般用来存放地址的偏移量（即相对于段起始地址的距离）。于段起始地址的距离）。在在BIUBIU的地址加法器中，与左移的地址加法器中，与左移4 4位后位后的段寄存器内容相加产生的段寄存器内容相加产生2020位的物理地址。位的物理地址。3 3地址指针和变址寄址器地址指针和

13、变址寄址器(续续1)1)堆栈指针堆栈指针SPSP用以指出在堆栈段中当前栈顶用以指出在堆栈段中当前栈顶的地址，入栈（的地址，入栈（PUSHPUSH）和出栈（）和出栈（POPPOP）指令）指令是由是由SPSP给出栈顶的偏移地址。给出栈顶的偏移地址。基址指址基址指址BPBP指出要处理的数据在堆栈段中指出要处理的数据在堆栈段中的基地址，故称为基址指针寄存器。的基地址，故称为基址指针寄存器。注意：注意：一是一是BPBP只是全部偏移量中的一个基本值；只是全部偏移量中的一个基本值；二是二是BPBP所指的物理地址必须用堆栈寄存器所指的物理地址必须用堆栈寄存器SSSS来计来计算。算。3 3地址指针和变址寄址器地

14、址指针和变址寄址器(续续2)2)变址寄存器变址寄存器SISI和和DIDI用来存放当前数据段中用来存放当前数据段中某个单元的偏移量。某个单元的偏移量。在字符串处理中，源操作数据存放在在字符串处理中，源操作数据存放在源变址寄存器源变址寄存器SISI给出的偏移地址上。而处给出的偏移地址上。而处理后的字符串则放在由目的变址寄存器理后的字符串则放在由目的变址寄存器DIDI给出的偏移地址上。给出的偏移地址上。BXBX作基地址用时也可以指定数据段的作基地址用时也可以指定数据段的偏移基本量。偏移基本量。4 4指令指针和标志寄存器指令指针和标志寄存器 IPIP中存放的是中存放的是BIUBIU要取的下一条指令的要

15、取的下一条指令的偏移地址。偏移地址。具有自动加具有自动加1 1功能，每当执行一次取指功能，每当执行一次取指操作，将自动加操作，将自动加1 1，使其指向要取的下一内，使其指向要取的下一内存单元，虽每取一个字节后存单元，虽每取一个字节后IPIP内容加内容加1 1，但，但取一个字后取一个字后IPIP内容加内容加2 2。4 4指令指针和标志寄存器指令指针和标志寄存器(续续)标志寄存器标志寄存器FLAGSFLAGS是一个是一个1616位的寄存位的寄存器，器，80868086共使用了共使用了9 9个有效位。其中个有效位。其中6 6位是位是状态标志位，状态标志位，3 3位为控制标志位。位为控制标志位。状态标

16、志位是当一些指令执行后，所状态标志位是当一些指令执行后，所产生数据的一些特征的表征。产生数据的一些特征的表征。控制标志位则是可以由程序写入，以控制标志位则是可以由程序写入，以达到控制处理机状态或程序执行方式的表达到控制处理机状态或程序执行方式的表征。征。6 6个状态标志个状态标志位位CF（Carry Flag）进行标志位：当执行一个）进行标志位：当执行一个加法（或减法）运算使最高位产生进位加法（或减法）运算使最高位产生进位（或借位）时，（或借位）时，CF为为1；否则为；否则为0。PF（Prity Flag）奇偶标志位：该标志位反映）奇偶标志位：该标志位反映运算结果中运算结果中1的个数是偶数个还

17、是奇数个。的个数是偶数个还是奇数个。当指令执行结果的低当指令执行结果的低8位中含有偶数个位中含有偶数个1时，时，PF为为1；否则为；否则为0。AF（Auxiliary carry Flag）辅助进位标志位：）辅助进位标志位：当执行一个加法（或减法）运算使结果的当执行一个加法（或减法）运算使结果的低低4位向高位向高4位有进位（或借位）时，位有进位（或借位）时，AF为为1；否则为否则为0。6 6个状态标志位个状态标志位(续续)ZF（Zero Flag）零标志位：若当前的运算结）零标志位：若当前的运算结果为零，果为零，ZF为为1；否则为；否则为0。SF（Sign Flag）符号标志位：它和运算结果）

18、符号标志位：它和运算结果的最高位相同。的最高位相同。OF（Overflow Flag）溢出标志位：当补码运）溢出标志位：当补码运算有溢出时，算有溢出时，OF为为1；否则为；否则为0。3 3个控制标志位个控制标志位DF（Direction Flag）方向标志位：用以指定）方向标志位：用以指定字符串处理时的方向，当该位置字符串处理时的方向，当该位置“1”时，时，字符串以递减顺序处理，即地址以从高到字符串以递减顺序处理，即地址以从高到低顺序递减。反之，则以递增顺序处理。低顺序递减。反之，则以递增顺序处理。IF（Interrupt enable Flag）中断允许标志位：）中断允许标志位：用来控制用来

19、控制8086是否允许接收外部中断请求。是否允许接收外部中断请求。若若IF=1，8086能响应外部中断，反之则不能响应外部中断，反之则不响应外部中断。响应外部中断。注意：注意：IF的状态不影响非屏蔽中断请求的状态不影响非屏蔽中断请求（NMI）和）和CPU内部中断请求。内部中断请求。3 3个控制标志位个控制标志位(续续)TF（Trap Flag）跟踪标志位：是为调试程序）跟踪标志位：是为调试程序而设定的陷阱控制位。当该位置而设定的陷阱控制位。当该位置“1”时，时，8086CPU处于单步状态，此时处于单步状态，此时CPU每执行每执行完一条指令就自动产生一次内部中断。当完一条指令就自动产生一次内部中断

20、。当该位复位后，该位复位后，CPU恢复正常工作。恢复正常工作。2.1.32.1.3 8086CPU8086CPU引脚功能引脚功能8086CPU可在两种模式下工作：可在两种模式下工作：最小模式，是指系统中只有一个最小模式，是指系统中只有一个8086CPU，在这种系统中，在这种系统中，8086CPU直接产生所有的直接产生所有的总线控制信号。总线控制信号。最大模式，是指系统中常含有两个或多个最大模式，是指系统中常含有两个或多个微处理器，其中一个为主处理器微处理器，其中一个为主处理器8086CPU，其他的处理器称为协处理器。在最大模式其他的处理器称为协处理器。在最大模式工作时，控制信号是通过工作时，控

21、制信号是通过8288总线控制器总线控制器提供的提供的。8086CPU8086CPU引脚图引脚图1 1地址地址/数据复用总线数据复用总线ADAD0 0ADAD1515分时复用的地址分时复用的地址/数据总线，具有双向、数据总线，具有双向、三态功能。用于输出低三态功能。用于输出低16位地址位地址A0A15和和输入输入/输出数据输出数据D0D15。T1：输出要访问的低：输出要访问的低16位地址位地址A0A15。其他时钟周期：读周期时处于悬浮（高阻）状态；写周期其他时钟周期：读周期时处于悬浮（高阻）状态；写周期时传送数据。时传送数据。2 2地址地址/状态复用总线状态复用总线A A1919/S/S6 6A

22、A1616/S/S3 3分时复用的地址分时复用的地址/状态线，输出、三态。状态线，输出、三态。T1：输出访问存储器的：输出访问存储器的20位物理地址的最高位物理地址的最高4位地址位地址（A19A16），与），与AD15AD0一起构成访问存储器的一起构成访问存储器的20位物位物理地址。当理地址。当CPU访问访问I/O端口时，端口时，A19A16保持为保持为“0”。其他：输出状态信息。其他：输出状态信息。S6为为0，用来指示，用来指示8086CPU当前正与总线相连；当前正与总线相连；S5状态用来指示中断允许标志位状态用来指示中断允许标志位IF的当前设置；的当前设置；S4、S3组合指示组合指示CPU

23、当前正在使用哪个段寄存器。当前正在使用哪个段寄存器。3 3控制总线控制总线(1)BHE/S7（Bus High Enable/Status）：）：高高8位数据总线允许位数据总线允许/状态复用引脚。状态复用引脚。三态输出，低电平有效，三态输出，低电平有效，T1时表示总线高时表示总线高8位位AD15AD8上的数据有效。若上的数据有效。若=1，表示仅，表示仅在数据总线在数据总线AD7AD0上传送数据。上传送数据。读读/写存储器或写存储器或I/O端口以及中断响应时，用作选体信号，与端口以及中断响应时，用作选体信号，与最低位地址码最低位地址码A0配合，表示当前总线使用情况。配合，表示当前总线使用情况。S

24、7用来输出状态信息，暂作备用。用来输出状态信息，暂作备用。(2)RD（Read）：读信号，三态、输出。）：读信号，三态、输出。当低电平有效时，表示当前当低电平有效时，表示当前CPU正在对存储器或正在对存储器或IO端口端口进行读操作。进行读操作。(3)WR（Write）：写信号，三态、输出。）：写信号，三态、输出。当低电平有效时，表示当前当低电平有效时，表示当前CPU正在对存储器或正在对存储器或I/O端口端口进行写操作。进行写操作。(4)M/IO（Memory/Input Ouput）：存储器）：存储器或或I/O端口选择控制信号，三态输出。端口选择控制信号，三态输出。高电平高电平表示当前表示当前

25、CPU正在访问存储器；正在访问存储器；低电平低电平表示表示CPU当当前正在访问前正在访问I/O端口。端口。一般在前一个总线周期的一般在前一个总线周期的T时有效，然后在此新的总线时有效，然后在此新的总线周期中，一直保持有效电平，直至周期中，一直保持有效电平，直至T为止。为止。在在DMA方式时，被悬空为高阻状态。方式时，被悬空为高阻状态。(5)READY：准备就绪信号，输入，高电平有：准备就绪信号，输入，高电平有效。效。READY=1时，表示时，表示CPU访问的存储器或访问的存储器或I/O端口已准备好端口已准备好传送数据，马上可以进行读写操作。传送数据，马上可以进行读写操作。(6)INTR（Int

26、errupt Request）：可屏蔽中断）：可屏蔽中断请求信号，输入，电平触发，高电平有效。请求信号，输入，电平触发，高电平有效。当当INTR=1时，表示外设向时，表示外设向CPU发出中断请求，发出中断请求，CPU在每在每个指令周期的最后一个个指令周期的最后一个T状态去采样该信号，若状态去采样该信号，若INTR=1且且IF=1时，则时，则CPU就会在结束当前指令后去响应中断，转就会在结束当前指令后去响应中断，转去执行中断服务程序。去执行中断服务程序。(7)INTA（Interrupt Acknowledge）：）：中断响应信号，输出，低电平有效。中断响应信号，输出，低电平有效。表示表示CPU

27、响应了外设发来的响应了外设发来的INTR信号。在中断响应周期信号。在中断响应周期的的T、T、T内为低电平，通知外设端口可向数据总线内为低电平，通知外设端口可向数据总线上放置中断类型号。上放置中断类型号。(8)NMI（NO-Maskable Interrupt）：）：不可屏蔽中断请求信号，输入，上升沿触发。不可屏蔽中断请求信号，输入，上升沿触发。此请求不此请求不受受IF状态的影响，也不能用软件屏蔽。状态的影响，也不能用软件屏蔽。(9)TEST：测试信号，输入，低电平有效。：测试信号，输入，低电平有效。与与WAIT指令配合，用于多处理器系统中，实现指令配合，用于多处理器系统中，实现8086CPU与

28、协处理器间的同步协调功能。与协处理器间的同步协调功能。(10)RESET：复位信号，输入，高电平有效。：复位信号，输入，高电平有效。RESET信号至少要保持信号至少要保持4个时钟周期。个时钟周期。CPU检测到检测到RESET为高电平信号后，停止进行操作，并将标志寄存器、段寄为高电平信号后，停止进行操作，并将标志寄存器、段寄存器、指令指针存器、指令指针IP和指令队列等复位到初始状态。和指令队列等复位到初始状态。CPU复复位后，从位后，从FFFF0H单元开始读取指令。单元开始读取指令。(11)ALE（Address Latch Enable）：地址锁）：地址锁存允许信号，输出，高电平有效。存允许信

29、号，输出，高电平有效。在任何一个总线周期的在任何一个总线周期的T时钟时钟ALE端产生正脉冲，利用端产生正脉冲，利用它的下降沿将地址信息锁存，达到地址信息与数据信息复它的下降沿将地址信息锁存，达到地址信息与数据信息复用分时传送的目的。用分时传送的目的。(12)DT/R（Data Transmit/Receive）：数据）：数据发送发送/接收控制信号，三态输出。接收控制信号，三态输出。在最小模式系统中用来控制在最小模式系统中用来控制8286/8287的数据传送方向。的数据传送方向。当当=1时，则进行数据发送，即完成写操作；当时，则进行数据发送，即完成写操作；当=0时，则进时，则进行数据接收，即完成

30、读操作。行数据接收，即完成读操作。(13)DEN（Data ENable）：数据允许信号，）：数据允许信号，三态输出，低电平有效。三态输出，低电平有效。在最小模式系统中，用作数据收发器在最小模式系统中，用作数据收发器8286/8287的选通控的选通控制信号。在制信号。在DMA方式时，为悬空状态。方式时，为悬空状态。(14)HOLD（Hold Request）：总线请求信号，）：总线请求信号，输入，高电平有效。输入，高电平有效。通常我们把具有对总线控制能力的部件称为主控设备，当通常我们把具有对总线控制能力的部件称为主控设备，当另一个主控设备需要总线控制权时，就向另一个主控设备需要总线控制权时，就

31、向CPU的的HOLD引引脚送出一个高电平的请求信号。脚送出一个高电平的请求信号。(15)HLDA（Hold Acknowledge）：总线请求）：总线请求响应信号，输出，高电平有效。响应信号，输出，高电平有效。HLDA输出高电平有效时，表示输出高电平有效时，表示CPU已响应其他部件的总已响应其他部件的总线请求，通知提出请求的设备可以使用总线。线请求，通知提出请求的设备可以使用总线。(16)MN/MX（Minimun/Maximun）：工作方）：工作方式选择信号，输入。式选择信号，输入。低电平低电平表示表示CPU工作在最小方式系统；工作在最小方式系统；高电平高电平表示表示CPU工工作在最大方式系

32、统。作在最大方式系统。(17)CLK（Clock）：主时钟信号，输入。）：主时钟信号，输入。CLK时钟输入端为微处理器提供基本的定时脉冲，通常与时钟输入端为微处理器提供基本的定时脉冲，通常与8284时钟发生器的时钟输出端时钟发生器的时钟输出端CLK相连。相连。时钟引时钟引脚脚CLK要求输入一个符合处理机芯片工作频率要求要求输入一个符合处理机芯片工作频率要求的时钟，这个时钟表最好具有的时钟，这个时钟表最好具有33%的占空度，使处理器内的占空度，使处理器内获得一个最佳的工作定时。获得一个最佳的工作定时。最大模式下的有关引脚功能最大模式下的有关引脚功能(1)S2、S S1、S S0（Bus Cycl

33、e Status）：总线周）：总线周期状态信号，三态输出。期状态信号，三态输出。在最大方式系统中，它用来作为总线控制器在最大方式系统中，它用来作为总线控制器8288的输入，的输入，经译码后产生经译码后产生1 17个控制信号。此外，最大模式时锁存地址个控制信号。此外，最大模式时锁存地址所需的所需的ALE，控制数据收器用的和，控制数据收器用的和DT/信号也由信号也由8288提供。提供。(2)RQ/GT0和和RQ/GT1总线请求信号输入总线请求信号输入/总线总线请求允许信号输出，双向、低电平有效。请求允许信号输出，双向、低电平有效。用来协调用来协调8086CPU与外部处理机对局部总线使用权的，且与外

34、部处理机对局部总线使用权的，且总是与协处理机总是与协处理机8087和和I/O处理机处理机8089的相应端的相应端RQ/GT连连接在一起。当某个外部处理机要占用总线时，就从接在一起。当某个外部处理机要占用总线时，就从RQ/GT引脚向引脚向8086输出一个负脉冲，提出使用总线的申输出一个负脉冲，提出使用总线的申请。请。(3)LOCK：总线封锁信号，三态输出，低电：总线封锁信号，三态输出，低电平有效。平有效。有效时，表示有效时，表示CPU不允许其他总线控制器占用总线。信号不允许其他总线控制器占用总线。信号是由软件设置的，为了保证是由软件设置的，为了保证8086CPU在一条指令的执行中，在一条指令的执

35、行中，总线使用权不会为其他主设备所打断。如果在某一条指令总线使用权不会为其他主设备所打断。如果在某一条指令的前面加一个的前面加一个LOCK前缀，这条指令执行时，就会使前缀，这条指令执行时，就会使CPU产生一个产生一个LOCK信号，直到这条指令结束为止，即它只在信号，直到这条指令结束为止，即它只在一条指令执行的周期内有效。一条指令执行的周期内有效。(4)QS1、QS0（Instruction Queue Status）：）：指令队列状态，输出。指令队列状态，输出。作为指令队列状态的标志，当作为指令队列状态的标志，当8086的的EU在指令队列中取在指令队列中取指令时，队列中的变化情况就以这两个输出

36、位的状态编码指令时，队列中的变化情况就以这两个输出位的状态编码表示出来，以便于外部其他处理机对表示出来，以便于外部其他处理机对8086内部指令队列进内部指令队列进行跟踪。行跟踪。(5)电源线电源线Vcc和地线和地线GND8086只需单一的只需单一的+5V电源，由电源，由Vcc端输入，端输入，GND是接是接地端。地端。2.1.4 2.1.4 存储器组织和存储器组织和I/OI/O组织组织1 1存储组织及其寻址存储组织及其寻址2 2存储器的分段结构和物理地址的形成存储器的分段结构和物理地址的形成3 38086/80888086/8088的的I/OI/O组织组织1 1存储组织及其寻址存储组织及其寻址以

37、以8位为一个字节顺序排序存放。每一字节位为一个字节顺序排序存放。每一字节用唯一的一个地址码标识。地址码是一个用唯一的一个地址码标识。地址码是一个不带符号的整数，其地址范围从不带符号的整数，其地址范围从0到到220-1。但 习 惯 使 用 十 六 进 制 表 示，即但 习 惯 使 用 十 六 进 制 表 示，即00000H0FFFFFH。将存储器空间按字节地址号顺序排列的方将存储器空间按字节地址号顺序排列的方式称式称“字节编址字节编址”。(1)(1)字节数据字节数据数据位数数据位数8位，对应的字节地址可以是位，对应的字节地址可以是偶地址（地址的最低位偶地址（地址的最低位A0=0），也可以是），也

38、可以是奇地址（奇地址（A0=1）。当存取此字节数据时，）。当存取此字节数据时，只需给出对应的实际地址即可只需给出对应的实际地址即可。(2)(2)字数据字数据将连续存放的两个字节数据构成一个将连续存放的两个字节数据构成一个16位的字数据。位的字数据。规定字的高规定字的高8位字节存放在高地址，字位字节存放在高地址，字的低的低8位字节存放在低地址。位字节存放在低地址。同时规定将低位字节的地址作为这个字同时规定将低位字节的地址作为这个字的地址。的地址。通常，一个字数据总是位于偶地址，即通常，一个字数据总是位于偶地址，即偶地址对应低位字节，奇地址对应高位字偶地址对应低位字节，奇地址对应高位字节符合这种规

39、则存放的字数据称为节符合这种规则存放的字数据称为“规则规则字字”。8086CPU的的BIU是这样设计的：若存取是这样设计的：若存取一个字节的数据，总是用一个总线周期来一个字节的数据，总是用一个总线周期来完成字节操作；若存取一个字，则根据此完成字节操作；若存取一个字，则根据此字是规则字还是非规则字分别需用一个或字是规则字还是非规则字分别需用一个或两个总线周期来完成此存取操作。两个总线周期来完成此存取操作。(3)(3)双字数双字数据据此数据要占用四个字节，用以存连续的此数据要占用四个字节，用以存连续的两个字。两个字。通常此类数据用于地址指针，指示一个通常此类数据用于地址指针，指示一个当前可段外寻址

40、的某段数据。以指针的高当前可段外寻址的某段数据。以指针的高位字存放该数据所在段的基地址，而低位位字存放该数据所在段的基地址，而低位字存放该数据所在段内的偏移量。字存放该数据所在段内的偏移量。在存放低位字或高位字时，高位字位于在存放低位字或高位字时，高位字位于高地址，低位字位于低地址，高地址，低位字位于低地址，以最低位字以最低位字节地址作为它的地址。节地址作为它的地址。80868086系统的存储体结构系统的存储体结构2 2存储器的分段结构和物理地址的形成存储器的分段结构和物理地址的形成存储器的段结构存储器的段结构将将1MB的存储空间分成若干个逻辑段，而的存储空间分成若干个逻辑段，而4个当个当前逻

41、辑的基地址设置在前逻辑的基地址设置在CPU内的内的4个寄存器中，即个寄存器中，即代码段寄存器代码段寄存器CS、数据段寄存器、数据段寄存器DS、堆栈段寄存、堆栈段寄存器器SS和附加段寄存器和附加段寄存器ES。逻辑段和段之间可以是连续的、分开的、部分重逻辑段和段之间可以是连续的、分开的、部分重叠或完全重叠的。一个程序可使用一个逻辑段或叠或完全重叠的。一个程序可使用一个逻辑段或多个逻辑段。多个逻辑段。物理地址物理地址是指是指CPU和存储器进行数据交换时和存储器进行数据交换时实际所使用的地址，而逻辑地址是程序使实际所使用的地址，而逻辑地址是程序使用的地址。用的地址。由两部分组成：由两部分组成：段基值（

42、段起始地址高段基值（段起始地址高16位）和偏移地址。位）和偏移地址。前者是由段寄存器给出；后者是指存储单元前者是由段寄存器给出；后者是指存储单元所在的位置离段起始地址的偏移距离。所在的位置离段起始地址的偏移距离。物理地址的形成物理地址的形成形成形成20位物理地址：将段寄存器的内容左位物理地址：将段寄存器的内容左移移4位，然后加上指令中提供的位，然后加上指令中提供的16位偏移地位偏移地址而。址而。取指令：代码段寄存器取指令：代码段寄存器CS，左移，左移4位后，加上指令提供的位后，加上指令提供的16位偏移地址，计算出要取的指令的物理地址。位偏移地址，计算出要取的指令的物理地址。堆栈操作：堆栈段寄存

43、器堆栈操作：堆栈段寄存器SS，将其内容左移，将其内容左移4位后，加上指位后，加上指令提供的令提供的16位偏移地址，计算出栈顶单元的物理地址。位偏移地址，计算出栈顶单元的物理地址。存取操作数：数据段寄存器（或附加段寄存器存取操作数：数据段寄存器（或附加段寄存器ES），将段基），将段基值左移值左移4位后加上位后加上16位偏移地址，得到操作数在内存的物位偏移地址，得到操作数在内存的物理地址。理地址。3 38086/80888086/8088的的I/OI/O组织组织利用地址总线的低利用地址总线的低16位对位对I/O端口寻址，端口寻址，可访问的可访问的8位位I/O端口最多端口最多64K个。个。两个编号相

44、邻的两个编号相邻的8位端口可以组合成一位端口可以组合成一个个16位的端口。位的端口。当一个当一个I/O设备接在数据地址总线低设备接在数据地址总线低8位位（AD7AD0）上时，其所有端口地址都将）上时，其所有端口地址都将是偶数地址（即是偶数地址（即A0=0）；若接高）；若接高8位位（AD1 5AD8）时，都是奇数地址（即）时，都是奇数地址（即A0=1）。）。如果某种特殊如果某种特殊I/O设备既可使用偶地址又设备既可使用偶地址又可使用奇地址时，可使可使用奇地址时，可使A0和和BHEBHE结合起来作结合起来作为为I/O设备选择线。设备选择线。CPU的读的读/写命令对存储器和写命令对存储器和I/O设设

45、备是公用的。备是公用的。如果存储器和如果存储器和I/O设备所占用的地址空间是相互重设备所占用的地址空间是相互重叠的，可通过叠的，可通过M/IO信号来区分；如果不重叠，或信号来区分；如果不重叠，或者统一编址时，可以不受者统一编址时，可以不受M/IO信号的控制。这样信号的控制。这样就可以用对存储器的访问指令来实现对就可以用对存储器的访问指令来实现对I/O口的读口的读/写。写。2.1.5 2.1.5 最小和最大模式下的基本配置最小和最大模式下的基本配置引脚引脚MN/MX接接+5V电源时，电源时，8086/8088CPU工作方式工作方式为最小模式。一种典型的最小模式系统的基本配置，除了为最小模式。一种

46、典型的最小模式系统的基本配置，除了8086/8088CPU外，还包括外，还包括8284A时钟发生器，三片时钟发生器，三片8282及及两片两片8286总线收发器。总线收发器。8086/8088最大模式系统的基本配置。需要增加总线最大模式系统的基本配置。需要增加总线控制器控制器8288。8288将将CPU的状态信号转换成总线命令及的状态信号转换成总线命令及控制信号以及控制控制信号以及控制8282锁存器、锁存器、8286总线收发器以及优总线收发器以及优先级中断控制器先级中断控制器8259A的总线控制信号。的总线控制信号。2.1.6 8086CPU2.1.6 8086CPU内部时序内部时序8086CP

47、U的操作是在单向时钟脉冲的操作是在单向时钟脉冲CLK的的统一控制下进行的。若统一控制下进行的。若8086CPU的时钟频的时钟频率为率为5MHz，故，故时钟周期时钟周期（或（或T状态）为状态）为200ns。8086CPU执行一条指令需要的时间，称为执行一条指令需要的时间，称为一个一个指令周期指令周期。一个指令周期是由若干个。一个指令周期是由若干个总线周期（或机器周期）所组成。总线周期（或机器周期）所组成。一个一个总线周期总线周期是指是指CPU通过总线与外部逻通过总线与外部逻辑（存储器或外部设备）进行一次访问所辑（存储器或外部设备）进行一次访问所需要的时间，需要的时间，8086的基本总线周线是由四

48、的基本总线周线是由四个时钟周期（个时钟周期（T1T4）组成。）组成。典型的总线周期有存储器读周期、存储典型的总线周期有存储器读周期、存储器写周期、器写周期、I/O设备的输入周期、设备的输入周期、I/O设备设备的输出周期、中断响应周期、空闲周期等。的输出周期、中断响应周期、空闲周期等。1 1读周期时序读周期时序T1周期：周期：A19/S6A16/S3和和AD15AD0构成构成20位地址。位地址。在在T1状态的后半部，利用状态的后半部，利用ALE的下降沿将地址信的下降沿将地址信息锁入息锁入8282地址锁存器中地址锁存器中。M/IO与与DT/R则在一则在一个总线周期结束前就变得有效，个总线周期结束前

49、就变得有效，BHEBHE/S7端输出低端输出低电平，用它作为奇存储体的选择信号。电平，用它作为奇存储体的选择信号。T2周期：输出状态信息周期：输出状态信息S7S3，直到读周期结束。，直到读周期结束。AD0AD15悬浮高阻状态。在悬浮高阻状态。在T2中央时刻，中央时刻，DENDEN有有效，使数据能从总线通过数据收发器效，使数据能从总线通过数据收发器8286，同时，同时，CPU发出读信号发出读信号RDRD，将总线上的数据读入到，将总线上的数据读入到CPU。T3周期：周期：CPU继续提供状态信息和数据，并且继续继续提供状态信息和数据，并且继续维持维持RDRD、M/IO及及DT/R、DENDEN信号为

50、有效电平。若信号为有效电平。若存储器存储器或或I/O端口存取数据较慢，端口存取数据较慢，CPU在在T3时钟检时钟检测测READY引脚为低电平，则需要在引脚为低电平，则需要在T3和和T4间插入间插入一个或几个一个或几个TW状态。状态。T4周期：周期：T4和前一个状态交界的下降沿处，将数据和前一个状态交界的下降沿处，将数据总线上出现的稳定数据送入总线上出现的稳定数据送入CPU中。总线周期中。总线周期在在T4状态中结束，故其他各控制信号和状态信号也状态中结束，故其他各控制信号和状态信号也进入无效状态。进入无效状态。2 2写周期时序写周期时序3 3中断响应周期中断响应周期8086要求中断请求信号要求中