DSP技术原理及应用(课件).ppt

1、DSP技术原理及应用目录 第1章 绪论 第2章 TMS320C54x的结构原理 第3章 TMS320C54x硬件系统设计 第4章 TMS320C54x指令系统 第5章 DSP软件开发与设计 第6章 TMS320C54x的开发应用教学目的1、理解数字信号处理及数字信号处理器的基本概念；2、了解数字信号处理器的发展现状、发展趋势及应用；3、了解TI公司三大系列DSP芯片的主要特点及应用；4、掌握定点DSP的数据格式。教学重点1、数字信号处理及数字信号处理器的基本概念；2、TI公司三大系列DSP芯片的主要特点及应用；3、定点DSP的数据格式。教学难点定点DSP的数据格式。第一章 绪论课外作业1、课本

2、P26作业1.2,1.42、若x=1.4,y=0.2（1）将x用Q14格式表示，将 y用Q15格式表示；（2）再求x+y。3、y=-0.328，将其表示成Q15格式的定点数。4、已知7000H是定标为Q12的定点数。求其对应的浮点数。DSP有两种理解：有两种理解：一、广义的理解：一、广义的理解：digital signal processing数字信号处理数字信号处理 二、狭义的理解：二、狭义的理解：digital signal processor数字信号处理器数字信号处理器 1.1数字信号处理：数字信号处理：他是利用计算机或专用处理设备，以数字形式对信号进行采他是利用计算机或专用处理设备，以

3、数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理，得到符合需集、变换、滤波、估值、增强、压缩、识别等处理，得到符合需要的信号形式。要的信号形式。在通用的计算机上用软件实现。在通用的计算机上用软件实现。在通用计算机系统上加上专用的加速处理机实现。在通用计算机系统上加上专用的加速处理机实现。用通用的单片机实现。用通用的单片机实现。用通用的可编程用通用的可编程DSP芯片实现。芯片实现。用专用的用专用的DSP芯片实现。芯片实现。用用/CPLD/FPGA实现。实现。数字信号处理的实现方法：数字信号处理的实现方法：TMS320VC5402管脚图数字信号处理系统的一般组成 X(t)抗混叠滤波

4、 A/D转换 DSP芯片 D/A转换 平滑滤波 X(n)Y(n)Y(t)抗混叠滤波器将输入信号抗混叠滤波器将输入信号X(t)中比主要频率高的信号分量滤除，中比主要频率高的信号分量滤除，避免产生信号频谱的混叠现象。避免产生信号频谱的混叠现象。A/D将输入的模拟信号转换为将输入的模拟信号转换为DSP芯片可接收的数字信号。芯片可接收的数字信号。DSP芯片芯片对对A/D输出的信号进行某种形式的数字处理。输出的信号进行某种形式的数字处理。D/A经过经过DSP芯片处理的数字样值经芯片处理的数字样值经D/A转换为模拟量，然转换为模拟量，然后进行平滑滤波得到连续的模拟信号。后进行平滑滤波得到连续的模拟信号。数

5、字信号处理系统的一般设计过程 DSP 应用要求 定义系统性能指标 选择 DSP 芯片 软件编程 硬件设计 软件调试 硬件调试 系统集成 系统测试和调试 数字信号处理器DSPDSP:是一种特别适合于进行数字信号处理运算的微处理器，其是一种特别适合于进行数字信号处理运算的微处理器，其主要应用是实时快速地实现各种数字信号处理算法。主要应用是实时快速地实现各种数字信号处理算法。DSP的主要特点：的主要特点：哈佛结构哈佛结构：C P U 存 储 器：指令 和 数 据共 用 控 制 总 线 C P U 程 序 存 储 器 数 据 存 储 器 数 据 地 址 总 线 控 制 总 线 程 序 总 线 数 据

6、总 线 数 据 总 线 地 址 总 线 程 序 地 址 总 线 程 序/数 据 数 据 程 序/数 据 数 据 高 速 缓 存 冯诺依曼结构：冯诺依曼结构：将指令、数据存储在同一个存储器中，统一编址，译稿将指令、数据存储在同一个存储器中，统一编址，译稿指令计数器提供的地址来区分是指令还是数据。取指令和取数据都访问统指令计数器提供的地址来区分是指令还是数据。取指令和取数据都访问统一存储器，数据吞吐率低。一存储器，数据吞吐率低。基本哈佛结构：程序和数据存储在不同的存储空间，程序存储空间和数据基本哈佛结构：程序和数据存储在不同的存储空间，程序存储空间和数据存储空间是两个相互存储空间是两个相互独立独立

7、的的存储空间存储空间，每个存储空间独立编址，独立访问。，每个存储空间独立编址，独立访问。冯诺曼结构基本哈佛结构改进哈佛结构多总线结构多总线结构对对DSP来说，总线越多，可以完成的功能就越复杂。来说，总线越多，可以完成的功能就越复杂。流水线结构流水线结构如四级流水线的操作图：如四级流水线的操作图：DSP主要特点续 时 钟 取 指 译 码 取 操 作 数 执 行 N N+1 N+2 N+3 N N N N+1 N+1 N+2 N-1 N-1 N-1 N-2 N-2 N-3 多处理单元多处理单元 DSP内部一般都包括有多个处理单元，如算术逻辑运算单元内部一般都包括有多个处理单元，如算术逻辑运算单元(

8、ALU)、辅助寄存器运算单元、辅助寄存器运算单元(ARAU)、累加器、累加器(ACC)以及硬件乘以及硬件乘法器法器(MULT)单元等。它们可以在一个指令周期内同时进行运算。单元等。它们可以在一个指令周期内同时进行运算。利用这种流水线结构，加上执行重复操作，保证了数字信号处利用这种流水线结构，加上执行重复操作，保证了数字信号处理中用得最多的乘法累加运算可以在单个指令周期内完成。理中用得最多的乘法累加运算可以在单个指令周期内完成。DSP主要特点续特殊的特殊的DSP指令指令 在在DSP的指令系统中，设计了一些特殊的的指令系统中，设计了一些特殊的DSP指令。例如指令。例如TMS320C54x中的中的F

9、IRS和和LMS指令，则专门用于系数对称的指令，则专门用于系数对称的FIR滤波器和滤波器和LMS算法。算法。指令周期短指令周期短DSP广泛采用亚微米广泛采用亚微米CMOS制造工艺，如制造工艺，如TMS320C54x，其运行，其运行速度可达速度可达100MIPS。TMS320C6203的时钟为的时钟为300MHz，运行速度，运行速度达到达到2 400 MIPS。运算精度高运算精度高DSP的字长有的字长有16位、位、24位、位、32位。为防止运算过程中溢出，累加位。为防止运算过程中溢出，累加器达到器达到40位。此外，一批浮点位。此外，一批浮点DSP，例如，例如TMS320C3x、TMS320C4x

10、、TMS320C67x、ADSP21020等，则提供了更大的等，则提供了更大的动态范围。动态范围。DSP主要特点续硬件配置强硬件配置强新一代新一代DSP的接口功能愈来愈强，片内具有定时器、串行口、主机的接口功能愈来愈强，片内具有定时器、串行口、主机接口接口(HPI)、DMA控制器、软件控制的等待状态产生器、锁相环时控制器、软件控制的等待状态产生器、锁相环时钟产生器以及实现在片仿真符合钟产生器以及实现在片仿真符合IEEE 1149.1标准的测试仿真接口，标准的测试仿真接口，使系统设计更易于完成。另外，许多使系统设计更易于完成。另外，许多DSP芯片都可以工作在省电方芯片都可以工作在省电方式，大大降

11、低了系统功耗。式，大大降低了系统功耗。DSP的分类按基础特性分：按基础特性分：DSP芯片的工作时钟（主频）和指令类型芯片的工作时钟（主频）和指令类型DSP的分类 按数据格式分：按数据格式分：DSP对数据的处理有两种格式：对数据的处理有两种格式：定点数据格式定点数据格式和浮点数据格式。和浮点数据格式。DSP的选择选择选择DSP芯片时应考虑如下几个因素：芯片时应考虑如下几个因素：1.3 定点DSP的数据格式 在定点处理器中，数据采用定点表示方法，在定点处理器中，数据采用定点表示方法，定点表示并不意味定点表示并不意味着就一定是整数表示。着就一定是整数表示。它有两种基本表示方法：整数表示方法和小数表示

12、方法。它有两种基本表示方法：整数表示方法和小数表示方法。整数表示方法主要用于控制操作、地址计算和其他非信号处理整数表示方法主要用于控制操作、地址计算和其他非信号处理的应用。的应用。小数表示方法则主要用于数字和各种信号处理算法的计算中。小数表示方法则主要用于数字和各种信号处理算法的计算中。0 1 0 1 0 1 1 1S26252423222120 0 1 1 1 0 0 0 0S2-12-22-32-42-52-62-7结果=2-1+2-2+2-3=0.875 结果=26+24+22+21+20=87 数的补码表示例：求-3.25的补码。用8位二进制数表示。解：方法1+3.25的二进制数为：0

13、011.0100,这也就是+3.25的补码。则-3.25的原码为：1011.0100-3.25的 反码为：1100.1011，最末位加1得补码1100.1100方法2将+3.25的补码0011.0100所有位取反得到1100.1011，最末位加1得补码1100.1100求一个数的补码的补码，就得到这上数的相反数的补码。定点数有两种表示法：定点数有两种表示法：(1)Q表示法表示法;(2)S表示法。表示法。Q表示法的表示法的Qn表示小数点在数据第表示小数点在数据第n位之后（也就是小数位数有位之后（也就是小数位数有n位），位），Qn中的中的n也称为也称为Q值，写为值，写为Q=n。例如，。例如，Q0，

14、表示，表示小数点在第小数点在第0位之后，即位之后，即Q=0，显然，显然，Q表示法的表示法的Q0实际上表实际上表示一个整数。示一个整数。Q15表示小数点在第表示小数点在第15位之后，显然，位之后，显然，Q15实实际上表示一个纯小数。际上表示一个纯小数。S表示法的表示法的Sm.n表示有表示有m位整数，位整数，n位小数（即小数点在第位小数（即小数点在第n位位之后），且之后），且m+n=15。显然，。显然，S表示法的表示法的Sm.n 与与Q表示法的表示法的Qn相同。例如，相同。例如，S0.15与与Q15相同，相同，S15.0与与Q0相同。相同。定点数的表示法 几种常用的几种常用的Q表示法的格式：表示法

15、的格式：Q0格式：Q0格式（S15.0)的字长为16位。位数 15 14 13 12 11 10 9.0 值 S I14 I13 I12 I11 I10 I9.I0定点数的整数形式。最高位为符号S，接下来的Ix为15位2补码的整数，表示数的范围为（-215215-1），最小的分辨率为1。Q12 格式：Q12 格式(S3.12)的字长为16位。最高位为符号S，接下来的3位为2补码的整数位，高位在前，后面的12位为2补码小数位。Q12 格式表示数的大致范围为（-8，7），小数的最小分辨率为2-12。位数 15 14 13 12 11 10 9.0 值 S I3 I2 I1Q11Q10Q9.Q0Q1

16、5(或或S0.15)格式格式Q15格式的字长为格式的字长为16位，其每位的具体表示如下：位，其每位的具体表示如下：位数 15 14 13 12 11 10 9.0 值 SQ14Q13 Q12Q11Q10Q9.Q0最高位为符号最高位为符号S，接下来的为，接下来的为2补码的补码的15位小数位，小数点紧接着符号位，位小数位，小数点紧接着符号位，无整数位。无整数位。Q15格式表示数的范围为（格式表示数的范围为（-1，1），小数的最小分辨率为），小数的最小分辨率为2-15。对于对于16位位的定点处理器的定点处理器TMS320C54x来说，来说，Q15是在程序设计中最常用的格式。是在程序设计中最常用的格式

17、。TI公公司提供的数字信号处理应用程序库司提供的数字信号处理应用程序库DSPLIB就主要采用这种数据格式。就主要采用这种数据格式。Q表示法S表示法十进制数表示的范围Q15S0.15-1x0.9999695Q14S1.14-2x1.9999390Q13S2.13-4x3.9998779Q12S3.12-8x7.9997559Q11S4.11-16x15.9995117Q10S5.10-32x31.9990234Q9S6.9-64x63.9980469Q8S7.8-128x127.9960938Q7S8.7-256x255.9921875Q6S9.6-512x511.9804375Q5S10.5-

18、1024x1023.96875Q4S11.4-2048x2047.9375Q3S12.3-4096x4095.875Q2S13.2-8192x8191.75Q1S14.1-16384x16383.5Q0S15.0-32768x32767 定点格式表示数的范围（动态范围）和数据的精度是确定定点格式表示数的范围（动态范围）和数据的精度是确定的。表示数的范围越大，数据的精度越低，也就是说，数的。表示数的范围越大，数据的精度越低，也就是说，数的范围与精度是一对矛盾。对的范围与精度是一对矛盾。对16位的数据来说，动态范围位的数据来说，动态范围最大的格式为整数最大的格式为整数Q0，精度（或分辨率）最高的格

19、式为，精度（或分辨率）最高的格式为Q15。2.定点数和浮点数的转换关系 浮点数A转换成定点数B：B=（int）(A2Q)定点数A转换成浮点数B：B=A2Q例一：浮点数 x 0.5，定标在Q15，则相应的定点数为 Xq 0.5 215=0.5 32768 16384=4000H例二：一个Q15表示的定点数13107对应的浮点数为 x=13107 2-15=0.3999939例三：y=-0.625,将其表示成Q15格式的定点数。解：Yq=-0.625215=-20480=-5000H求-5000H的补码：将其绝对值5000H的所有位取反（得AFFFH）后加1得到补码为B000H。B000H就是-0

20、.625的Q15格式表示的定点数。例四：已知6000H是定标为Q12的定点数。求其对应的浮点数。解：6000H=24576，对应的浮点数为x=245762-12=6定点格式数据的转换 212=4096 23040=5A00H0.625 215=0.625 32768 20480=5000H将5000H右移3位。由于5000H为正数，所以5000H右移时左端补0。5000H右移3位后变为0A00H。5A00H+0A00H=6400H=25600，对应的浮点数为 25600 2-12=6.25 练习:1、已知5000H是Q15格式的定点数，请将其写为二进制数，并标上小数点.他对应的十进制数是多少?

21、若为Q12格式,再完成上面的要求。2、求-1.5的补码，用8位二进制数表示。1.4 DSP芯片的发展及应用 信号处理系统：数字滤波（信号处理系统：数字滤波（FIRIIRFIRIIR）、自适应滤波器、快速付）、自适应滤波器、快速付立叶变换、相关运算、谱分析、卷积、加窗、波形产生等。立叶变换、相关运算、谱分析、卷积、加窗、波形产生等。通信：调制解调器、自适应均衡、数据加密、数据压缩、回波通信：调制解调器、自适应均衡、数据加密、数据压缩、回波抵消、多路复用、波形产生等。抵消、多路复用、波形产生等。语音：语音编码、语音合成、语音识别、语音增强、语音邮件、语音：语音编码、语音合成、语音识别、语音增强、语

22、音邮件、语音存储等。语音存储等。图形图形/图像：二位图像：二位/三维图形处理、图像压缩与传输、图像增强、三维图形处理、图像压缩与传输、图像增强、动画、机器人视觉等。动画、机器人视觉等。军事：保密通信、雷达处理、声纳处理、导航、导弹制导等。军事：保密通信、雷达处理、声纳处理、导航、导弹制导等。仪器仪表：频谱分析、函数发生、锁相环、地震处理等。仪器仪表：频谱分析、函数发生、锁相环、地震处理等。自动控制：引擎控制、声控、自动驾驶、机器人控制、磁盘控自动控制：引擎控制、声控、自动驾驶、机器人控制、磁盘控制等。制等。医疗：助听、超声设备、诊断工具、病人监护等。医疗：助听、超声设备、诊断工具、病人监护等。

23、家用电器：高保真音响、音乐合成、音调控制、玩具与游戏、家用电器：高保真音响、音乐合成、音调控制、玩具与游戏、数字电话数字电话/电视等。电视等。(C1x,C2x,)C2000(C20 x,C24x,C28x)(C5x)C5000(C54x,C55x)(C3x,C4x,C8x)C6000(C62x,C64x,C67x)代码兼容代码兼容代码兼容Up To 40 MIPSControl Performance High-Precision Control C242F241LC2404ALF2401ALC2402AMulti-Function,Appliance&Consumer Control F24

24、0F243LC2406ALF2402ALF2403ALF2406ALF2407AF2810128-LQFPF2812176-LQFPF2812179-u*BGA150 MIPS!High-endDerivativesApplicationspecificversionsLowCostversionsCostoptimizedversionsC2812F2801?Long Team?C2810F2806F2808TMS320LF2407DSP与TMS320C28x DSP的方框图 128K 字 Sectored Flash 18K 字 RAM 4K 字 Boot ROM 存 储 器 总 线 中

25、断 管 理 3232bit 乘法器 32bit 定时器(3)定时 JTAG R-M-W Automic ALU 32 bit 寄存器组 事件管理器 A 看门狗 watchdog 事件管理器 B 12 bit 模数转换器 ADC 通用输入输出口 GPIO 多通道缓冲串口 McBSP CAN-20B SCI-A SCI-B SPI-串口 C28x 32bit DSP TMS320C28x是到目前为止用于数字控制领域性能最好的是到目前为止用于数字控制领域性能最好的DSP芯片。芯片。32位的位的定点定点DSP核，最高速度可达核，最高速度可达400MIPS，可以在单个指令周期内完成，可以在单个指令周期内

26、完成3232位位的乘累加运算，具有增强的电机控制外设、高性能的模的乘累加运算，具有增强的电机控制外设、高性能的模/数转换能力和改进的数转换能力和改进的通信接口，具有通信接口，具有8GB的线性地址空间，采用低电压供电的线性地址空间，采用低电压供电(3.3V外设外设/1.8V CPU核核)，与，与TMS320C24x源代码兼容。该系列芯片已投放市场。源代码兼容。该系列芯片已投放市场。D(150)A(150)Data RAM 2.5K W ords Program Flash 32K W ords CAN SCI SPI A/D Converter 10bits 16 Channels 8-Leve

27、l Hardware Stack 40bit ACCB 32-bit accumulator Shifter L(0-7)16-bit T Register 16X16 Multiply Shifter L(0,1,46)32-bit P Register 32 bit ALU C2xLP DSP Core Program/Data/I/O Buses Boot ROM 256 W ords 16-bit Barrel Shifter(L)Evet Manager 2 Times 5 Compares 8 PWM Outputs Dead Band Logic 3 Input Captures

28、 2 QEP Channels WD Timer Evet Manager 2 Times 5 Compares 8 PWM Outputs Dead Band Logic 3 Input Captures 2 QEP Channels 8 Auxiliary Register Repeat Count MulticoreApplicationEnhancedDSP+RISCFeature IntegrationPower Efficiency/System DensityCode CompatibleOMAP5910C55x+ARM9C5509A400 MIPS,USBC5510320-40

29、0MIPSC55xTM DSPMulticoreOMAPTMC55x+ARM9C55xTM DSPIn SiliconAnnouncementRoadmapTNET30104800 MIPSC5420200 MIPSC5421200 MIPSC5441532 MIPSC5470C54x+ARM7C5501600 MIPSC5502400-600 MIPSC540980-160 MIPSC5410A100-160MIPSC5416120-160MIPSC540150 MIPSC5402100-160MIPSC5404120 MIPSC5407120 MIPSC54CST120 MIPSC54V9

30、0120 MIPSC5503 64KB RAMC5507 128KB RAMLow cost FingerprintC5471C54x+ARM7 TMS320C5000系列特性比较 特特 性性 TMS320C54x单单核核DSP TMS320C55xDSP功耗功耗/(mW/MIPS)0.54 0.05执行速度执行速度/MIPS或或MMACS 30160 140800代码密度代码密度 变指令长度结构变指令长度结构功能功能单元单元 MACs ALUs 累加器累加器 1 1 2 2 2 4 程序获取程序获取 16位位 32位位 指令长度指令长度 固定固定16位位 848位可变位可变 Code Com

31、patibleC6416T1 GHzC6411C6416T720 MHzC6415T720 MHzC6414T720 MHzDM642Performance ValueC6412DM641DM640C6415T1 GHzC6414T1 GHzHigh PerformanceApplication SpecificFloating PointC6701C6712C6711C6201C6202C6203C6204C6205C6211 More than 20 code-compatible devices Ranging from sub$9 to 1GHz 30K+Programmers Mil

32、lions shipped to dateIncreasing Performance,Memory&PeripheralsC6713C6416C6415C6414C6413C6410199050 MHz50MIPS2000600 MHz4800 MIPS因特网音频播放器因特网音频播放器线缆调制解调器线缆调制解调器DSL调制解调器调制解调器数字相机数字相机多媒体网关多媒体网关数字收音机数字收音机智能电话智能电话数字视频相机数字视频相机平板平板PC720 MHz5760 MIPS2003仪器仪器军事军事工业工业PC调制解调调制解调器器数字通信数字通信数字无线电话数字无线电话phones硬盘驱动器

33、硬盘驱动器发音玩具发音玩具200 MHz1600 MIPS19971 GHz8000 MIPSTI 推出推出 1 GHz DSP 1995100 MHz100MIPSDSP/BIOS Bridge 用户接口 先进的操作系统 MPEG 4编解码器 H263 编解码器 AMR 编解码器 MP3 编解码器OMAP平台对数字信息终端的意义 所所针对多媒体应用针对多媒体应用 无线视频和图像处理无线视频和图像处理 无线高级语音应用无线高级语音应用 无线音频处理无线音频处理 图形和视频显示加速处理图形和视频显示加速处理 因特网网页生成接入因特网网页生成接入 无线数据处理无线数据处理 全球卫星定位系统全球卫星

34、定位系统(GPS)短距离无线通信应用短距离无线通信应用(SDW)ARM 和和DSP 操作系统操作系统教学目的1、了解TMS320C54x的内部结构和主要特性。2、掌握存储器系统及其使用方法。3、了解CPU各组成部分的特点和作用。4、掌握定时器和时钟发生器的工作原理及使用方法。5、了解McBSP多通道缓冲串口。6、掌握中断系统的工作原理及使用方法。教学重点1、存储器系统及其使用方法。2、定时器和时钟发生器的工作原理及使用方法。3、中断系统的工作原理及使用方法。教学难点1、定时器和时钟发生器的工作原理及使用方法。2、McBSP多通道缓冲串口的工作原理。3、重新映射中断向量地址。第二章TMS320C

35、54x的结构原理 1、课本P114作业2.4,2.5,2.7,2.8,2.10,2.11,2.13,2.4,2.15 2、希望将程序放在C54x DSP片内RAM中运行，要怎么设置？3、写出将状态寄存器ST1中的SXM位置为1的指令。4、一个16位的二进制数送入ALU后将成为40位的二进制数。现将8000H送入ALU，并放在第15-第0位，写出下面两种情况下得到的40位二进制数：（1）SXM=0；（2）SXM=1 5、若CPU时钟频率为32MHz，用定时器定时500微秒，求TDDR和PRD的值。6、已知输入时钟CLKIN的频率为16MHz，若希望DSP时钟频率为32MHz，设计相应的程序。假设

36、已求得PLLCOUNT的值为20h。课外作业第二章TMS320C54x的结构原理 2.1 TMS320C54x的内部结构及主要特性 2.1.1 TMS320C54x的内部结构 程序/数据ROM 程序/数据RAM 6通道DMA 串行口 主机接口 通用I/O 定时器 时钟发生器 40bit桶形(-16,31)40bit ACCA 40bit ACCB 8个辅助寄存器 2个寻址单元 1717乘法器 40bit 加法器 圆整和饱和 40bitALU 比较选择单元（viterbi加速器）累加器 桶形移位器 指数编码器 MAC ALU CPU D(150)A(150)等待状态发生器 IEEE1149.1标

37、准测试/仿真 内部总线(1)CPU：包括：包括算术逻辑单元、算术逻辑单元、乘法器、累加乘法器、累加器、移位寄存器、移位寄存器、各种专门器、各种专门用途的寄存器、用途的寄存器、地址发生器以地址发生器以及内部总线；及内部总线；(3)片内的外设：片内的外设：包括片内的定包括片内的定时器、各种类时器、各种类型的串口、主型的串口、主机接口、片内机接口、片内的锁相环的锁相环(PLL)时钟发生器以时钟发生器以及各种控制电及各种控制电路；路；JTAGJTAG接口。接口。(2)存储器系统：存储器系统：包括包括1624位外位外接存储器接口、接存储器接口、片内的程序片内的程序ROM、片内的单访问的片内的单访问的数据

38、数据RAM和双访和双访问的数据问的数据RAM；2.1.2 TMS320C54x的主要特性 CPU先进的多总线结构，具有1条程序存储器总线、3条数据存储器总线和4条地址总线；40位算术逻辑单元(ALU)，包括40位的桶形移位寄存器和2个独立的40位的累加器；17位乘17位的并行乘法器与一个40位的专用加法器结合在一起，用于单周期乘累加操作；比较、选择和存储单元(CSSU)，用于Viterbi操作(一种通信的编码方式)中的加/比较选择；指数编码器用于在单周期内计算40位累加器的指数值；2个地址生成器，包括8个辅助寄存器和2个辅助寄存器算术单元。2.1.2 TMS320C54x的主要特性续(2)存储

39、器系统具有16位192 K的基本可寻址空间：64 K字程序空间，64 K字数据和64 K字的I/O空间；片内的存储器结构及容量根据芯片的型号有所不同(见表2-1)(3)在片外设和专用电路软件可编程等待状态产生器；可编程的存储器体转换逻辑；片内的锁相环(PLL)时钟发生器，可采用内部振荡器或外部的时钟源；外部总线关断控制电路可用来断开外部数据总线、地址总线和控制信号；数据总线具有数据保持特性；可编程的定时器；直接存储器访问(DMA)控制器；可与主机直接连接的8位并行主机接口(HPI)，有些产品(见表2-1)还包括：扩展的8位并行主机接口(HPI8)和16位并行主机接口(HPIl6)；片内的串口根

40、据型号不同分以下类型(见表2-1)：全双工的标准串口，支持8位和16位数据传送、时分多路(TDM)串口、缓冲串口(BSP)以及多通道缓冲串口(McBSP)。2.1.2 TMS320C54x的主要特性续(4)片内的引导功能除TMS320C5420外，所有的芯片都具有片内的引导功能，能从片外的存储器将程序引导装入指定的存储器位置。(5)指令系统单指令重复和块重复操作指令；用于程序和数据管理的存储器块传送指令；32位长操作数指令；同时读入2个或3个操作数的指令；并行存储和装入的算术指令；条件存储指令；快速从中断返回的指令；具有延迟转移和调用指令；指令的执行采用指令预提取、指令提取、指令译码、访问操作

41、数、读取操作数、执行等6级流水线并行结构，大大提高了指令的执行速度。2.1.2 TMS320C54x的主要特性续(6)执行速度单指令周期时间分为：25/20/15/12.5/10 ns；每秒指令数：40/50/66/80/100/200 MIPS。(7)电源和功耗可采用5 V，3.3 V，3.3 V和1.8或2.5 V的超低电压供电，在型号中分别用C、LC、UC和VC指明，如，TMS320C54x，TMS320LC54x和TMS320UC54x；可采用功耗下降指令IDLE 1，IDLE 2和IDLE 3控制芯片的功耗；可控制禁止CLKOUT信号。(8)片内的仿真功能具有符合IEEE 1149.

42、1标准的在片仿真接口，可与主机连接，用于系统芯片开发应用。2.2总线结构 2.2总线结构 C54x片内有片内有8条条16位总线：位总线：4条程序数据总线和条程序数据总线和4条地址总线。条地址总线。3组数据总线组数据总线(CB、DB和和EB)：CB和和DB传送读自数据存储器的传送读自数据存储器的操作数，操作数，EB传送写到存储器的数据。传送写到存储器的数据。CB：双数据读、长数据读（：双数据读、长数据读（32位）读高位）读高16位位DB:单数据读、双数据读、长数据（单数据读、双数据读、长数据（32位）读低位）读低16位、外设读位、外设读4组地址总线组地址总线(PAB、CAB、DAB和和EAB)：

43、传送执行指令所需的：传送执行指令所需的地址。地址。C54x还有一条在片双向总线，用于寻址片内外围电路。这条还有一条在片双向总线，用于寻址片内外围电路。这条总线通过总线通过CPU接口中的总线交换器连到接口中的总线交换器连到DB和和EB。利用这个总线。利用这个总线读读/写，需要写，需要2个或个或2个以上周期，具体时间取决于外围电路的结构。个以上周期，具体时间取决于外围电路的结构。程序总线程序总线(PB)：传送取自程序存储器的指令代码和立即操作数。：传送取自程序存储器的指令代码和立即操作数。2.3存储器系统 C54x总的基本存储空间为总的基本存储空间为192 K字，分成字，分成3个可选择的存储空间：

44、个可选择的存储空间：64K字的程序存储空间：字的程序存储空间：64 K字的数据存储空间：字的数据存储空间：64 K字的字的IO空间：空间：存放要执行的指令和执行中要用到的系数表存放要执行的指令和执行中要用到的系数表存放各种数据存放各种数据用于映射外围设备接口用于映射外围设备接口每每64K字可分为字可分为512页，每页页，每页128字字。在在C54x中，片内存储器的型式有中，片内存储器的型式有RAM和和ROM两种两种。其中。其中RAM又可分为两种又可分为两种类型：单访问类型：单访问RAM（SARAM）和双访问）和双访问RAM（DARAM）片内片内ROM：片内片内ROM是程序存储器空间的一部分，有

45、时部分也可用作数据是程序存储器空间的一部分，有时部分也可用作数据空间的一部分。各类器件的片内空间的一部分。各类器件的片内ROM容量不同，如表容量不同，如表2-3所列。所列。片内双访问片内双访问RAM(DARAM):DARAM由几个块组成。由几个块组成。CPU可在一个周期内对同一可在一个周期内对同一DARAM块访问两次块访问两次:进行进行两次读或一次读和一次写。两次读或一次读和一次写。DARAM总是会被总是会被映射映射到到数据空间数据空间，且主要，且主要用于用于存存储数据值；也可映射到储数据值；也可映射到程序空间程序空间，用于存储程序代码。，用于存储程序代码。存储器系统续 片内单访问片内单访问R

46、AM(SARAM)SARAM也是由几个块组成。一个也是由几个块组成。一个SARAM块在每个机器周期只可被访问一次，块在每个机器周期只可被访问一次，进行一次读或一次写。进行一次读或一次写。SARAM总是会被总是会被映射映射到到数据空间数据空间，且主要用于存储数据，且主要用于存储数据值；值；也可被映射到也可被映射到程序空间程序空间，用于存储程序代码。用于存储程序代码。通过处理器工作方式状态寄存器通过处理器工作方式状态寄存器(PMST)(PMST)的的3个状态位个状态位MP/MC 、OVLY位、位、DROM位位,可以控制存储器的配置：可以控制存储器的配置：OVLY位位 若若OVLY=1，则片内，则片

47、内RAM安排到程序和数据空间；安排到程序和数据空间；若若OVLY=0，则片内，则片内RAM只安排到数据存储空间。只安排到数据存储空间。DROM位位 当当DROM=1，则部分片内，则部分片内ROM安排到数据空间；安排到数据空间；当当DROM=0，则片内，则片内ROM不安排到数据空间。不安排到数据空间。DROM的用法与的用法与MPMC 的用法无关。的用法无关。MP/MC位位 若若MP/MC =0，则片内，则片内ROM映射到映射到(安排到安排到)程序空间；程序空间；若若MP/MC =1，则片内，则片内ROM不映射到不映射到(不安排到不安排到)程序空间。程序空间。C5402的数据和程序存储器映射图，以

48、及的数据和程序存储器映射图，以及MP/、OVLY和和DROM 3个状态位的关系：个状态位的关系：MC注意：若用户需要运行注意：若用户需要运行BOOT程序应选用微计算机模式程序应选用微计算机模式C5402扩展程序存储器图(250)Page 064KPage1:低16K外部Page1:高48K外部1 0000H1 3FFFH1 4000H0 0000H0 FFFFH1 FFFFHPage2:低16K外部Page2:高48K外部2 0000H2 3FFFH2 4000H2 FFFFH.Page15:低16K外部Page15:高48K外部F 0000HF 3FFFHF 4000HF FFFFHXPC=

49、0XPC=1XPC=2XPC=15C5402片内4K 字ROM区间分配 F900h FC 00h FD 00h FE 00h FF80h FF00h F800h FA 00h FB 00h 自 举 加 载 代 码 机 内 自 检 程 序 中 断 向 量 表 256 字 律 压 扩 表 256 字 A 律 压 扩 表 256 字 正 弦 函 数 查 找 表 C5402 FFFFh C5402片内4K 字ROM由TI公司定，不能用来存储用户程序3、存储器映射寄存器 存储器映射寄存器有两种：存储器映射寄存器有两种：26个个CPU内部内部寄存器寄存器、片内、片内外设寄存器外设寄存器它们被映像在数据存储

50、器的第它们被映像在数据存储器的第0页：页：0000H005FH地址段地址段:其中其中0000H001FH是是CPU寄存器地址，寄存器地址，0020H005FH是片内是片内外设寄存器的地址。表外设寄存器的地址。表2-1 片内外设寄存器用于对片内外设片内外设寄存器用于对片内外设 的控制和存放数据，对它们操的控制和存放数据，对它们操作需要作需要2个机器周期。个机器周期。名称地址说明IMR0中断屏蔽寄存器IFR1中断标志寄存器ST06状态寄存器0ST17状态寄存器1表2-1 存储器映象寄存器名称地址说明AL8累加器A低16位AH9累加器A高16位AGAH累加器A最高8位BLBH累加器B低16位BHCH