w2微处理器及其体系结构课件.ppt

1、2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构1第二章第二章 8086/8088微处理器及其体系结构微处理器及其体系结构一、一、8086/8088CPU的编程结构的编程结构二、二、8086/8088的存储器组织的存储器组织三、三、8086/8088的的I/0组织组织四、四、8086/8088CPU的引脚功能和工作方式的引脚功能和工作方式五、五、8086/8088的操作及其时序的操作及其时序 作业作业2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构2一、一、8086/

2、8088CPU的编程结构的编程结构1、8086/8088CPU的内部结构的内部结构2、8086/8088CPU的寄存器结构的寄存器结构2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构3二、二、8086/8088的存储器组织的存储器组织1、存储器组织存储器组织2、存储器的分段和物理地址的形成存储器的分段和物理地址的形成2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构4三、三、8086/8088的的I/0组织组织 由于由于I/O设备的工作速度远远低于设备的工作速度远远低于

3、CPU，所以所以I/O设备不能直接和设备不能直接和CPU总线相连，必须通过总线相连，必须通过I/O接接口芯片。口芯片。每个每个I/O接口芯片都有一个或几个端口，一个接口芯片都有一个或几个端口，一个端口对应一个端口对应一个I/O地址，就象存储单元地址一样。地址，就象存储单元地址一样。8086/8088设有输入指令设有输入指令IN和输出指令和输出指令OUT用用于访问于访问I/O端口。端口。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构5四、四、8086/8088CPU的引脚功能和工作方式的引脚功能和工作方式 8086/8088CPU

4、是采用是采用40条引条引脚脚DIP（双列直插式）封装。双列直插式）封装。1、8086/8088CPU两种工作方式两种工作方式2、两种工作方式的公用引脚两种工作方式的公用引脚3、最小工作方式引脚最小工作方式引脚4、最大工作方式引脚最大工作方式引脚120191817161514131211109876543240212223242526272829303132333435363738398088地地CLKINTRNMIAD0AD1AD2AD3AD4AD5AD6AD7A8A9A10A11A12A13A14Vcc(5V)RESETREADYTESTINTA(QS1)ALE(QS0)DEN(S0)DT/

5、R(S1)M/IO(S2)WR(LOCK)HLDA(RQ/GT1)HOLD(RQ/GT0)RDMN/MXSSO(HIGH)A19/S6A18/S5A17/S4A16/S3A152022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构6CPU工作方式工作方式 1、最小工作方式最小工作方式 系统中只有一个微处理器系统中只有一个微处理器8088（或（或8086），所），所有的总线控制信号都直接由有的总线控制信号都直接由8088（或（或8086）产生，）产生，这种方式适合较小规模的应用。这种方式适合较小规模的应用。2、最大工作方式、最大工作方式

6、系统中可以只有一个处理器，也可以有两个或系统中可以只有一个处理器，也可以有两个或以上的微处理器，其中一个作为主处理器，其他作以上的微处理器，其中一个作为主处理器，其他作为后援处理器，用来协助主处理器处理某些方面的为后援处理器，用来协助主处理器处理某些方面的工作，这种方式是在需要工作，这种方式是在需要8088构成中等或较大系统。构成中等或较大系统。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构7五、五、8086/8088的操作及其时序的操作及其时序 1、时钟周期（、时钟周期（Clock Cycle）8086/8088CPU的所有操

7、作均是在时钟脉冲的所有操作均是在时钟脉冲CLK的统一控制下进行的。由外部的一片的统一控制下进行的。由外部的一片8284A芯片提供；芯片提供；若时钟频率为若时钟频率为5MHz（也称主频），则也称主频），则时钟周期或一个或一个T状态状态是是200ns。2、指令周期、指令周期 执行一条执行一条CPU指令所需的时间，称为一个指令所需的时间，称为一个指令周期。一个指令周期是由若干个总线周期组成。一个指令周期是由若干个总线周期组成。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构8五、五、8086/8088的操作及其时序的操作及其时序3、总线

8、周期（总线周期（Bus Cycle）CPU执行指令过程中，执行访问存储器或执行指令过程中，执行访问存储器或I/O端端口的操作都统一交给口的操作都统一交给BIU的外部总线完成，进行一的外部总线完成，进行一次访问（存取一个字节）所需的时间称为一个总线次访问（存取一个字节）所需的时间称为一个总线周期周期（分分“读读”和和“写写”）。一个基本的总线周期有四个一个基本的总线周期有四个T状态状态组成。组成。在在第一个第一个T状态（状态（T1）CPU发送发送20位地址，并位地址，并产生地址锁存信号，把地址装入地址锁存器；产生地址锁存信号，把地址装入地址锁存器；2022-12-31第二章第二章 8086/80

9、88 8086/8088微处理器及其体系结构微处理器及其体系结构9五、五、8086/8088的操作及其时序的操作及其时序3、总线周期（总线周期（Bus Cycle）在在第二个第二个T状态（状态（T2），CPU从总线上撤销地从总线上撤销地址，并将总线低址，并将总线低16位输出设置成高阻，为读入数据位输出设置成高阻，为读入数据作准备，或在低作准备，或在低16位总线上送出写数据，准备进行位总线上送出写数据，准备进行写操作。写操作。在总线的高在总线的高4位，输出总线周期状态（位，输出总线周期状态（S6S3），这些状态信息主要用于诊断监视。），这些状态信息主要用于诊断监视。2022-12-31第二章第二

10、章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构10五、五、8086/8088的操作及其时序的操作及其时序3、总线周期（总线周期（Bus Cycle）在在T3状态状态，CPU高高4位继续提供状态信息；在位继续提供状态信息；在低低16位地址位地址/数据线上，或者连续发出写数据，或者数据线上，或者连续发出写数据，或者采样读入数据。采样读入数据。如果被选中的存储器或如果被选中的存储器或 I/O不能以不能以CPU的最大的最大传送速率传送数据，则该设备必须通知传送速率传送数据，则该设备必须通知CPU“未准未准备好备好”，迫使，迫使CPU在在T3状态后插入等待状态状态后插

11、入等待状态TW。CPU在在T3的上升沿采样的上升沿采样READY信号，是低电信号，是低电平，就插入等待状态平，就插入等待状态TW。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构11五、五、8086/8088的操作及其时序的操作及其时序3、总线周期（总线周期（Bus Cycle）当选中的设备完成它的读写操作时，它就发当选中的设备完成它的读写操作时，它就发出出“准备就绪（准备就绪（READY）”信号，迫使信号，迫使CPU脱离脱离TW状态并继续工作。状态并继续工作。如果执行的总线周期是读周期，如果执行的总线周期是读周期，CPU则在最后

12、则在最后一个等待状态的结束读取数据。一个等待状态的结束读取数据。总线周期在总线周期在T4状态状态结束，选中的设备在逻辑上结束，选中的设备在逻辑上与总线脱离。与总线脱离。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构12五、五、8086/8088的操作及其时序的操作及其时序4、CPU时序时序 一个微机系统要完成各种任务，需要执行许多一个微机系统要完成各种任务，需要执行许多操作，这些操作也是在时钟周期的同步下，按时序操作，这些操作也是在时钟周期的同步下，按时序一个状态一个状态地执行，这样，就构成了一个状态一个状态地执行，这样，就构成

13、了CPU的的操作时序。操作时序。系统复位和启动操作；总线操作；中断操作；系统复位和启动操作；总线操作；中断操作；暂停操作；总线保持或总线请求暂停操作；总线保持或总线请求/允许操作。允许操作。最小方式下的读总线周期最小方式下的读总线周期 最小方式下的写总线周期最小方式下的写总线周期2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构13最小方式下的读总线周期最小方式下的读总线周期高4位和BHE低16位T1T2T3(TW)T4读总线周期地址,BHES7S3地址输出读数据高阻2022-12-31第二章第二章 8086/8088 8086/8

14、088微处理器及其体系结构微处理器及其体系结构14最小方式下的写总线周期最小方式下的写总线周期高4位和BHE低16位T1T2T3(TW)T4写总线周期地址,BHES7S3地址输出写数据2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构151、8086/8088CPU的内部结构的内部结构 8位微处理器执行一段程序是通过重复执行以执行一段程序是通过重复执行以下步骤来完成的。下步骤来完成的。从内存中取出一条指令，分析指令操作码；从内存中取出一条指令，分析指令操作码；读出一个操作数读出一个操作数（如果指令需要操作数）（如果指令需要操作数）；

15、执行指令；执行指令；将结果写入内存储器将结果写入内存储器（如果指令需要）（如果指令需要）。微处理器在取指令、取操作数和存储操作数时微处理器在取指令、取操作数和存储操作数时要占用总线；要占用总线；分析操作码和执行指令时不占用总线。（分析操作码和执行指令时不占用总线。（图示图示）2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构161、8086/8088CPU的内部结构的内部结构（2）8086/8088CPU内部结构基本相同内部结构基本相同,有有20条外部条外部地址总线，可以寻址地址总线，可以寻址1M内存空间；内存空间；8086CPU的

16、内部和外部数据总线均是的内部和外部数据总线均是16位，是位，是典型的典型的16位微处理器；位微处理器；8088CPU内部数据总线是内部数据总线是16位，外部数据总线位，外部数据总线是是8位，所以被称为位，所以被称为准准16位微处理器位微处理器。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构171、8086/8088CPU的内部结构的内部结构 8086/8088CPU设计成两个独立的功能部件：设计成两个独立的功能部件：(1)执行部件执行部件EU；(2)总线接口部件总线接口部件BIU。EU和和BIU能相互独立地工作，能使大部分的能相

17、互独立地工作，能使大部分的取取指令指令和和执行指令执行指令重叠进行。重叠进行。EU执行的是执行的是BIU在前一时刻取出的指令；在前一时刻取出的指令；同时，同时，BIU又再取出又再取出EU在下一时刻要执行的指在下一时刻要执行的指令。（令。（图示图示）8086/8088CPU的内部结构简图的内部结构简图2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构18执行部件（执行部件（Execution UnitEU）作用：执行指令，与外界的联系必须通过总线作用：执行指令，与外界的联系必须通过总线接口部件。接口部件。EU负责从负责从BIU(总线接

18、口部件）的指令队列中取指总线接口部件）的指令队列中取指令，并对指令译码；令，并对指令译码；根据指令要求，向根据指令要求，向EU内部各部件发出控制命令以内部各部件发出控制命令以完成各条指令的功能。完成各条指令的功能。说明：对说明：对8086/8088来说，来说，EU完全一样完全一样2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构19执行部件执行部件(Execution UnitEU)EU主要完成两种类型的操作：主要完成两种类型的操作：算术运算和逻辑运算算术运算和逻辑运算(由算术逻辑单元由算术逻辑单元ALU完成完成)；按指令的按指令的

19、寻址方式计算出计算出16位的位的偏移地址，并将它，并将它送到送到BIU(总线接口部件总线接口部件)中，形成中，形成20位的实际地址。位的实际地址。当当EU执行完一条指令，就再到执行完一条指令，就再到BIU的指令队列的指令队列前部取出前部取出BIU预先读入的指令代码。预先读入的指令代码。若指令队列是空的，则若指令队列是空的，则EU处于等待状态；一旦处于等待状态；一旦指令队列中有一条指令，指令队列中有一条指令，EU立即取出执行。立即取出执行。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构20总线接口部件总线接口部件(Bus Inte

20、rface UnitBIU)作用作用：根据：根据EU的请求，完成的请求，完成CPU与存储器、与存储器、CPU与与I/O之间的信息传送。之间的信息传送。取指令时，从存储器指定地址取出指令送入指取指令时，从存储器指定地址取出指令送入指令队列排队；令队列排队；执行指令时，根据执行指令时，根据EU命令对指定存储单元或命令对指定存储单元或I/O端口存取数据。端口存取数据。说明说明：对：对8086/8088来说，来说，BIU有差别：有差别：8088外部数据总线是外部数据总线是8位，指令队列是位，指令队列是4个字节；个字节；8086的外部数据总线是的外部数据总线是16位，指令队列是位，指令队列是6个字节。个

21、字节。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构21总线接口部件总线接口部件(Bus Interface UnitBIU)BIU指令队列中，若出现一个空字节指令队列中，若出现一个空字节（8086是两个空字是两个空字节）节），而且，而且EU（执行部件）执行部件）没有命令没有命令BIU对对存储器存储器或或I/O端端口口进行进行访问访问，则，则BIU自动执行总线操作，读出指令并自动执行总线操作，读出指令并填入指令队列中，直至填入指令队列中，直至满满为止为止（8088是是4个字节，个字节，8086是是6个字个字节）节）。当当EU（执

22、行部件）执行部件）执行完转移、调用和返回指令时，执行完转移、调用和返回指令时，BIU将清除原队列中的内容，从新地址重新开始取指将清除原队列中的内容，从新地址重新开始取指令，新取的第一条指令将直接送到令，新取的第一条指令将直接送到EU去执行，随后去执行，随后取来的指令填入指令队列。取来的指令填入指令队列。当指令队列已填满指令，而又没有当指令队列已填满指令，而又没有访问存储器访问存储器或或I/O端口端口的命令，的命令，BIU进入空闲状态。进入空闲状态。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构228088微处理器的内部结构框图微

23、处理器的内部结构框图通用寄存器组暂存寄存器ALU标志寄存器EU控制器段寄存器组指令指针IP内部寄存器指令队列总线控制电路BIU（总线接口部件）总线接口部件）ALU数据总线(16位)地址总线(20位)数据总线(16位)（执行部件）（执行部件）EU(8位)8086/8088总线总线2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构23EU与与BIU之间的通讯之间的通讯 16位的位的ALU数据总线数据总线和和8位的位的指令队列指令队列总线用总线用于于EU内部和内部和EU与与BIU之间的通讯。之间的通讯。16位位CPU内部工作过程简述如下：

24、内部工作过程简述如下：1）EU部件从部件从BIU部件的指令队列前部取出指部件的指令队列前部取出指令（指令代码和数据），然后对指令进行译码，并令（指令代码和数据），然后对指令进行译码，并执行指令规定的操作；执行指令规定的操作；2）在执行指令的过程中，如果指令要求访问）在执行指令的过程中，如果指令要求访问存储器或存储器或I/O端口，那么，端口，那么，EU（执行部件）就会请执行部件）就会请求求BIU（总线接口部件），进入总线周期，完成要总线接口部件），进入总线周期，完成要求的操作。求的操作。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结

25、构24ALUArithmetic and Logic UnitALU算术逻辑单元；算术逻辑单元；2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构25取指令和执行指令示意图（取指令和执行指令示意图（1）8位位CPU（如如8080）t忙忙忙忙忙总线BUSt取指1取指4取指3取指2取指5CPU执行1执行2执行5执行3执行42022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构26取指令和执行指令示意图（取指令和执行指令示意图（2）8位CPU（如8080）t忙忙忙忙忙总线BUSt取

26、指1取指4取指3取指2取指5CPU执行1执行2执行5执行3执行416位位CPU（8086/8088）t忙忙忙忙忙总线BUSt取指1取指4取指3取指2取指5CPU执行1执行2执行5执行3执行4 t2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构278086/8088的寄存器结构的寄存器结构 8086/8088CPU内部具有内部具有13个个16位寄存器和位寄存器和1个个16位但只用了位但只用了9位的标志寄存器：位的标志寄存器：1）通用寄存器组（）通用寄存器组（8个）；个）；2）段寄存器组（）段寄存器组（4个）；个）；3）控制寄存器组（

27、）控制寄存器组（2个）。个）。图示图示2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构28通用寄存器组通用寄存器组共有共有8个个16位的通用寄存器：位的通用寄存器：数据寄存器数据寄存器地址指针寄存器和变址寄存器地址指针寄存器和变址寄存器2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构29数据寄存器数据寄存器 AX、BX、CX、DX，用于存放用于存放16位的数据和位的数据和地址。地址。可以拆分成可以拆分成AH、AL、BH、BL、CH、CL、DH、DL，用来存放用来存放8

28、位数据，可以独立寻址，独立位数据，可以独立寻址，独立使用。使用。隐含使用：隐含使用：AX作为累加器；作为累加器；BX作为基址寄存器；作为基址寄存器；CX作为计数寄存器；作为计数寄存器；DX在乘除运算中做辅助累加器。在乘除运算中做辅助累加器。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构30地址指针寄存器和变址寄存器地址指针寄存器和变址寄存器 SP、BP、SI、DI，都是都是16位寄存器，可以存放位寄存器，可以存放数据，通常用来存放数据，通常用来存放逻辑地址逻辑地址的的偏移量偏移量，是形成，是形成20位位物理地址物理地址的其中一部

29、分。的其中一部分。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构31地址指针寄存器和变址寄存器地址指针寄存器和变址寄存器 SP堆栈指针，是栈顶的偏移量。堆栈指针，是栈顶的偏移量。BP基址指针，用于存放位于基址指针，用于存放位于堆栈段堆栈段中的一个中的一个数据区基址的偏移地址。数据区基址的偏移地址。SI源变址寄存器，存放源变址寄存器，存放源操作数源操作数地址的偏移地址的偏移量；量；DI目的变址寄存器，存放目的变址寄存器，存放目的操作数目的操作数地址的地址的偏移量；偏移量；SP、BP的段基址由寄存器的段基址由寄存器SS提供，提供，S

30、I、DI其段其段基址由寄存器基址由寄存器DS提供提供。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构32段寄存器组（段寄存器组（Segment register）8086/8088CPU把可以直接寻址的把可以直接寻址的1M字节的内存字节的内存空间，分成称为空间，分成称为“段段”的逻辑区域，每个的逻辑区域，每个“段段”的物的物理长度为理长度为64K（216），），而段的起始地址由而段的起始地址由4个个“段寄段寄存器存器”决定。决定。CS代码段寄存器，指向当前的代码段，指令由此代码段寄存器，指向当前的代码段，指令由此段中取出；段中取

31、出；DS数据段寄存器，指向当前的数据段；数据段寄存器，指向当前的数据段；SS堆栈段寄存器，存放当前的堆栈段的段基址；堆栈段寄存器，存放当前的堆栈段的段基址；ES附加段寄存器，存放附加数据段的段基址，在附加段寄存器，存放附加数据段的段基址，在进行字符串操作时，作为目的地址使用。进行字符串操作时，作为目的地址使用。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构33控制寄存器组控制寄存器组指令指针指令指针IP标志寄存器标志寄存器2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系

32、结构34指令指针（指令指针（Instruction PointerIP）指令指针指令指针IP是一个是一个16位寄存器，位寄存器，总是存放着下总是存放着下一次要取出的指令的一次要取出的指令的偏移地址。特点：特点：1）用户程序不能使用）用户程序不能使用IP，它由它由BIU（总线接口部件）总线接口部件）自动修改；自动修改；2）转移指令、过程调用指令和返回指令会改变）转移指令、过程调用指令和返回指令会改变IP的内容。的内容。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构35标志寄存器（标志寄存器（Flag RegisterFR）标志寄存

33、器标志寄存器FR是一个是一个16位寄存器，其中位寄存器，其中9位作为位作为标志位：标志位：其中其中6个状态标志个状态标志由由EU（执行部件）执行部件）设置，反映设置，反映ALU算术或逻辑运算结果的某些特征；算术或逻辑运算结果的某些特征；其他其他3个是控制标志位个是控制标志位，用来控制微处理器的某，用来控制微处理器的某些操作，可以由指令设置。些操作，可以由指令设置。OFPFAFCFZFSFTFIFDF15141312111098765432102022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构366个状态标志位个状态标志位 CF进位标

34、志，加法时的最高位（进位标志，加法时的最高位（D7或或D15）产产生进位或减法时最高位出现借位，则生进位或减法时最高位出现借位，则CF=1，否则否则CF=0；AF辅助进位标志，供辅助进位标志，供BCD码使用。当码使用。当D3位出位出现进位或借位时现进位或借位时AF=1，否则否则AF=0；OF溢出标志，带符号数进行算术运算时，其溢出标志，带符号数进行算术运算时，其结果超出了结果超出了8位或位或16位的表示范围，产生溢出，则位的表示范围，产生溢出，则OF=1，否则否则OF=0；2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构376个状

35、态标志位个状态标志位 ZF零标志，运算结果各位都为零，则零标志，运算结果各位都为零，则ZF=1，否则否则ZF=0；SF符号标志，运算结果为负数时，即运算结符号标志，运算结果为负数时，即运算结果的最高位为果的最高位为1，则，则SF=1，否则否则SF=0；PF奇偶标志，反映操作结果中奇偶标志，反映操作结果中“1”的个数的个数的情况，若有偶数个的情况，若有偶数个“1”，则，则PF=1，否则否则PF=0。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构383个控制标志位个控制标志位 DF方向标志，用来控制数据串操作指令的方向标志，用来控制

36、数据串操作指令的步进方向；步进方向；当设置当设置DF=1时，将以递减顺序对数据串中的数时，将以递减顺序对数据串中的数据进行处理。当设置据进行处理。当设置DF=0时，递增。时，递增。IF中断允许标志，当设置中断允许标志，当设置IF=1，开中断，开中断，CPU可响应可屏蔽中断请求；当设置可响应可屏蔽中断请求；当设置IF=0时，关中断，时，关中断，CPU不响应可屏蔽中断请求。不响应可屏蔽中断请求。TF陷阱标志，为程序调试而设的。当设置陷阱标志，为程序调试而设的。当设置TF=1，CPU处于单步执行指令的方式；当设置处于单步执行指令的方式；当设置TF=0时，时，CPU正常执行程序。正常执行程序。2022

37、-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构391、存储器组织、存储器组织 8086/8088系统中的存储器系统中的存储器按字节编址按字节编址，8086/8088CPU有有20条地址线，可寻址的最大存储空间是条地址线，可寻址的最大存储空间是220=1M，每个字节对应唯一一个每个字节对应唯一一个20位的物理地址。位的物理地址。23H00000H11HA9H09H00001HFFFFDHFFFFEH64HFFFFFH物理地址物理地址存放的数据存放的数据表示为：表示为：（00000H）=23H（00001H）=11H（FFFFFH）=64H

38、2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构401、存储器组织、存储器组织 当存放的数据是一个当存放的数据是一个字时，其低字节放在低时，其低字节放在低地址，高字节放在高地址；地址，高字节放在高地址；字的地址用低字节的地址表示。用低字节的地址表示。表示为：表示为：23H00000H11HA8H09H00001HFFFFDHFFFFEH64HFFFFFH物理地址物理地址存放的数据存放的数据字字字字字字（FFFFEH）=6409H（00000H）=1123H（FFFFDH）=09A8H2022-12-31第二章第二章 8086/80

39、88 8086/8088微处理器及其体系结构微处理器及其体系结构411、存储器组织、存储器组织 当字的地址是偶数当字的地址是偶数地址时，即从偶数地址地址时，即从偶数地址开始存放，称这样存放开始存放，称这样存放的字为的字为规则字规则字；23H00000H11HA8H09H00001HFFFFDHFFFFEH64HFFFFFH物理地址物理地址存放的数据存放的数据规则字规则字非规则字非规则字规则字规则字 当字的地址是奇数当字的地址是奇数地址时，即从奇数地址地址时，即从奇数地址开始存放，称这样的字开始存放，称这样的字为为非规则字非规则字。2022-12-31第二章第二章 8086/8088 8086/

40、8088微处理器及其体系结构微处理器及其体系结构421、存储器组织、存储器组织 存储器与存储器与8086CPU连接时，连接时，1M的空间，实际被的空间，实际被分成两个分成两个512K的存储空间。的存储空间。（A0=0 且BHE=0，两库同时被选中）A19A1高位（奇数）库高位（奇数）库D15D8SELA19A1低位（偶数）库低位（偶数）库D7D0SELA19A1A0BHE=1D15D8D7D0A0=0BHEBHE=0A0=1SEL库选端库选端2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构431、存储器组织、存储器组织 存储器与存

41、储器与8086CPU连接时，对规则字的存取，连接时，对规则字的存取，需要一个总线周期；需要一个总线周期；对非规则的存取，则需要两个总线周期。对非规则的存取，则需要两个总线周期。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构441、存储器组织、存储器组织 存储器与存储器与8088CPU连接时，因连接时，因8088外部的数据外部的数据总线是总线是8位，因此对应的位，因此对应的1M的存储空间是单一的。的存储空间是单一的。A19A01M存储空间存储空间D7D0A19A0D7D0 对对8088来说，来说，每一个总线周期只每一个总线周期只能

42、完成一个字节的能完成一个字节的存取操作。存取操作。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构452、存储器的分段和物理地址的形成、存储器的分段和物理地址的形成 CPU内部所有寄存器和内部所有寄存器和ALU都是都是16位的，不能位的，不能直接寻址直接寻址1M内存空间。内存空间。8086/8088把把1M存储空间分成若干逻辑段，每存储空间分成若干逻辑段，每段最多为段最多为64KB，各逻辑段的起始地址叫各逻辑段的起始地址叫基址基址；段内任意一个存储单元的地址，可用相对于基段内任意一个存储单元的地址，可用相对于基址的偏移量来表示，称

43、为段内址的偏移量来表示，称为段内偏移地址偏移地址，通常存放，通常存放于于IP、SP、SI和和DI中。中。逻辑地址的表示格式：逻辑地址的表示格式：段基址：偏移地址段基址：偏移地址2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构462、存储器的分段和物理地址的形成、存储器的分段和物理地址的形成逻辑地址的表示格式：逻辑地址的表示格式：段基址段基址:偏移地址偏移地址物理地址物理地址=段基址段基址10H偏移地址偏移地址 如：已知某存储单元的逻辑地址为如：已知某存储单元的逻辑地址为2000H:3300H，求该存储单元的物理地址？求该存储单元的

44、物理地址？解：物理地址解：物理地址=段基址段基址10H偏移地址偏移地址 =2000H 10H3300H =23300H2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构471、8086/8088CPU两种工作方式公用引脚两种工作方式公用引脚*引脚引脚40，电源输入端，电源输入端，5V；*引脚引脚1、20，接地端；，接地端；*引脚引脚19，时钟信号输入端，常用，时钟信号输入端，常用5MHz。（通常用（通常用8284A时钟发时钟发生器）生器）（1）地址地址/数据总线数据总线（2）地址地址/状态总线状态总线（3）控制总线和其他控制线控制总

45、线和其他控制线120191817161514131211109876543240212223242526272829303132333435363738398088地地CLKINTRNMIAD0AD1AD2AD3AD4AD5AD6AD7A8A9A10A11A12A13A14Vcc(5V)RESETREADYTESTINTA(QS1)ALE(QS0)DEN(S0)DT/R(S1)M/IO(S2)WR(LOCK)HLDA(RQ/GT1)HOLD(RQ/GT0)RDMN/MXSSO(HIGH)A19/S6A18/S5A17/S4A16/S3A152022-12-31第二章第二章 8086/8088

46、8086/8088微处理器及其体系结构微处理器及其体系结构482、最小工作方式引脚、最小工作方式引脚 当当MN/MX（33号引脚）接号引脚）接+5V时，时，8086/8088处处于最小工作方式，整个系统只有一片于最小工作方式，整个系统只有一片CPU，所有的总所有的总线控制信号都由该线控制信号都由该CPU产生。（产生。（24 31脚）脚）INTA中断响应信号（中断响应信号（24脚，输出），是脚，输出），是CPU对外设的中断请求的回答信号，是位于两个连续对外设的中断请求的回答信号，是位于两个连续基本基本总线周期总线周期中的两个负脉冲，在中的两个负脉冲，在T2 T3 Tw状态为负。第状态为负。第一个

47、负脉冲通知外围设备的接口，它发出的中断请求一个负脉冲通知外围设备的接口，它发出的中断请求已经得到允许；第二个负脉冲，外设将中断类型码送已经得到允许；第二个负脉冲，外设将中断类型码送往数据总线。往数据总线。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构492、最小工作方式引脚、最小工作方式引脚 ALE地址锁存允许信号（地址锁存允许信号（25脚，输出），是脚，输出），是CPU在每个总线周期在每个总线周期T1发出的；发出的；高电平表示当前地址高电平表示当前地址/数据复用线上输出的是数据复用线上输出的是地址信息；地址信息；利用它的下降沿

48、把地址信号和利用它的下降沿把地址信号和BHE信号锁存在信号锁存在8282地址锁存器地址锁存器中。中。2022-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构502、最小工作方式引脚、最小工作方式引脚 DEN数据允许信号（数据允许信号（26脚，输出，三态），脚，输出，三态），表示表示CPU准备好接受和发送数据，是准备好接受和发送数据，是CPU提供提供双向双向数据收发器数据收发器8286的选通信号。的选通信号。在访问存储器和在访问存储器和I/O，或中断响应周期均有效；或中断响应周期均有效；在在DMA下，被设置为高阻。下，被设置为高阻。2022

49、-12-31第二章第二章 8086/8088 8086/8088微处理器及其体系结构微处理器及其体系结构512、最小工作方式、最小工作方式 DT/R数据收发信号（数据收发信号（27脚，输出，三态），脚，输出，三态），在系统使用在系统使用双向数据收发器双向数据收发器8286时，用其控制数据时，用其控制数据的传送方向。的传送方向。此引脚为高电平时，则此引脚为高电平时，则CPU进行数据发送；进行数据发送；此引脚为低电平时，此引脚为低电平时，CPU进行数据接受；进行数据接受；在在DMA方式，被设置为高阻。方式，被设置为高阻。2022-12-31第二章第二章 8086/8088 8086/8088微处理

50、器及其体系结构微处理器及其体系结构522、最小工作方式、最小工作方式 M/IO（8088）存储器存储器/IO控制信号（控制信号（28脚，脚，输出，三态）输出，三态）高电平表示访问高电平表示访问I/O，低电平表示访问存储器，低电平表示访问存储器，通常该引脚接至存储器或接口芯片的片选通常该引脚接至存储器或接口芯片的片选CS端；端；当当DMA时，被设置为高阻。时，被设置为高阻。（注：（注：8086和和8088相反）相反）WR写信号（写信号（29脚，输出，三态）此引脚低脚，输出，三态）此引脚低电平时，表示电平时，表示CPU正在执行存储器或正在执行存储器或I/O的写操作。的写操作。在写周期，在写周期，W