集成电路制造技术：(12)(13)(14)工艺集成与封装测试.ppt

1、微电子工艺微电子工艺(5) -工艺集成与封装测试工艺集成与封装测试 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 2 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 第第12章章 工艺集成工艺集成 第第13章章 工艺监控工艺监控 第第14章章 封装与测试封装与测试 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 3 第第12章章 工艺集成工艺集成 12.1 金属化与多层互连金属化与多层互连 12.2 CMOS集成电路工艺集成电路工艺 12.3 双极型集成电路工艺双极型集成电路工艺 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 4 12.1 金属化与多层互连金

2、属化与多层互连 金属及金属性材料在芯片上的应用被称为金金属及金属性材料在芯片上的应用被称为金 属化，形成的整个金属及金属性材料结构称属化，形成的整个金属及金属性材料结构称 金属化系统。金属化系统。 金属化材料可分为三类：金属化材料可分为三类： 互连材料；互连材料； 接触材料；接触材料； MOSFET栅电极材料。栅电极材料。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 5 12.1 金属化与多层互连金属化与多层互连 互连材料互连材料指将同一芯片内的各个独立的元指将同一芯片内的各个独立的元 器件连接成为具有一定功能的电路模块；器件连接成为具有一定功能的电路模块；接触接触 材料材料是指直

3、接与半导体材料接触的材料，以及是指直接与半导体材料接触的材料，以及 提供与外部相连的连接点；提供与外部相连的连接点；MOSFET栅电极栅电极 材料材料是作为是作为MOSFET器件的一个组成部分，器件的一个组成部分， 对器件的性能起着重要作用。对器件的性能起着重要作用。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 6 12.1.1 欧姆接触欧姆接触 欧姆接触指金属与半导体的接触电阻值远小于半导体本欧姆接触指金属与半导体的接触电阻值远小于半导体本 身电阻。身电阻。 金金/半接触的电流密度：半接触的电流密度： 肖特基势垒高度：肖特基势垒高度： 接触电阻：接触电阻： 低掺杂接触电阻：低掺杂

4、接触电阻： 高掺杂接触电阻：高掺杂接触电阻： mb 1 nkT qV kT q 2 eeTAJ b 0V c dJ dV R kT q c TqA k R b e D c N RN b 2 1 s 319 D m exp;cm10 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 7 12.1.2 布线技术布线技术 集成电路对互连布线有以下要求：集成电路对互连布线有以下要求： 布线材料有低的电阻率和良好的稳定布线材料有低的电阻率和良好的稳定 性；性； 布线应具有强的抗电迁移能力；布线应具有强的抗电迁移能力； 布线材料可被精细刻蚀布线材料可被精细刻蚀，并具有抗环并具有抗环 境侵蚀的能力；境

5、侵蚀的能力； 布线材料易于淀积成膜布线材料易于淀积成膜，粘附性要好粘附性要好， 台阶覆盖要好台阶覆盖要好，并有良好的可焊性并有良好的可焊性。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 8 1、电迁移现象、电迁移现象 在大电流密度作用下金属化引线的质量输运现象。质量输在大电流密度作用下金属化引线的质量输运现象。质量输 运沿电子流方向，结果在一方形成空洞，另一方形成小丘。运沿电子流方向，结果在一方形成空洞，另一方形成小丘。 中值失效时间中值失效时间MTF 指指50%互连线失效的时间互连线失效的时间 ： kTE J A CMTF a c /exp 2 第五单元第五单元 工艺集成与封装测

6、试工艺集成与封装测试 9 2、稳定性、稳定性 金属与半导体之间的任何反应，都会对金属与半导体之间的任何反应，都会对 器件性能带来影响。如硅在铝中具有一定的器件性能带来影响。如硅在铝中具有一定的 固溶度，若芯片局部形成“热点”，硅会溶固溶度，若芯片局部形成“热点”，硅会溶 解进入铝层中，致使硅片表面产生蚀坑，进解进入铝层中，致使硅片表面产生蚀坑，进 而出现尖楔现象，造成浅结穿通。克服这种而出现尖楔现象，造成浅结穿通。克服这种 影响的主要方法是选择与半导体接触稳定的影响的主要方法是选择与半导体接触稳定的 金属类材料作为阻挡层或在金属铝中加入少金属类材料作为阻挡层或在金属铝中加入少 量半导体硅元素，

7、使其含量达到或接近固溶量半导体硅元素，使其含量达到或接近固溶 度，这就避免了硅溶解进入铝层。度，这就避免了硅溶解进入铝层。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 10 3、金属布线的工艺特性、金属布线的工艺特性 附着性要好，指所淀积的金属薄膜与衬底硅附着性要好，指所淀积的金属薄膜与衬底硅 片表面的氧化层等应具有良好的附着性。片表面的氧化层等应具有良好的附着性。 台阶覆盖性好，是指如果衬底硅片表面存在台阶覆盖性好，是指如果衬底硅片表面存在 台阶，在淀积金属薄膜时会在台阶的阴面和台阶，在淀积金属薄膜时会在台阶的阴面和 阳面间产生很大的淀积速率差，甚至在阴面阳面间产生很大的淀积速率

8、差，甚至在阴面 角落根本无法得到金属的淀积。这样会造成角落根本无法得到金属的淀积。这样会造成 金属布线在台阶处开路或无法通过较大的电金属布线在台阶处开路或无法通过较大的电 流。流。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 11 4、合金工艺、合金工艺 金属膜经过图形加工以后，形成了互连线。但是，金属膜经过图形加工以后，形成了互连线。但是， 还必须对金属互连线进行热处理，使金属牢固地附还必须对金属互连线进行热处理，使金属牢固地附 着于衬底硅片表面，并且在接触窗口与硅形成良好着于衬底硅片表面，并且在接触窗口与硅形成良好 的欧姆接触。这一热处理过程称为合金工艺。的欧姆接触。这一热处理

9、过程称为合金工艺。 合金工艺有两个作用：其一增强金属对氧化层的还合金工艺有两个作用：其一增强金属对氧化层的还 原作用，从而提高附着力；其二是利用半导体元素原作用，从而提高附着力；其二是利用半导体元素 在金属中存在一定的固溶度。在金属中存在一定的固溶度。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 12 12.1.3 多层互连多层互连 多层互连多层互连，一方面可以使单位芯片面积上可用的一方面可以使单位芯片面积上可用的 互连布线面积成倍增加互连布线面积成倍增加，允许可有更多的互连线；允许可有更多的互连线； 另一方面使用多层互连系统能降低因互连线过长导另一方面使用多层互连系统能降低因互连

10、线过长导 致的延迟时间的过长致的延迟时间的过长。因此因此，多层互连技术成为集多层互连技术成为集 成电路发展的必然成电路发展的必然。 多层互连系统主要由金属导电层和绝缘介质层组多层互连系统主要由金属导电层和绝缘介质层组 成成。因此可从金属导电层和绝缘介质层的材料特性因此可从金属导电层和绝缘介质层的材料特性， 工艺特性工艺特性，以及互连延迟时间等多个方面来分析以及互连延迟时间等多个方面来分析 ULSI对多层互连系统的要求对多层互连系统的要求。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 13 12.1.3 多层互连多层互连 否 是 完成器件结构硅片 CVD介质薄膜 平坦化 光刻接触孔和

11、通孔 PECVD钝化层 是否最后一层 金属化 测试封装 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 14 12.1.4 铜多层互连系统工艺流程铜多层互连系统工艺流程 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 15 12.1.4 铜多层互连系统工艺流程铜多层互连系统工艺流程 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 16 12.2 CMOS集成电路工艺集成电路工艺 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 17 12.2.1 隔离工艺隔离工艺 在CMOS电路的一个反相器中，p沟和n沟 MOSFET的源漏，都是由同种导电类型的半导体材 料构成，

12、并和衬底（阱）的导电类型不同，因此， MOSEET本身就是被pn结所隔离，即是自隔离。 只要维持源/衬底pn结和漏/衬底pn结的反偏， MOSFET便能维持自隔离。而在pMOS和nMOS元 件之间和反相器之间的隔离通常是采用介质隔离。 CMOS电路的介质隔离工艺主要是局部场氧化工艺 和浅槽隔离工艺。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 18 12.2.1 隔离工艺隔离工艺 1、局部场氧化工艺、局部场氧化工艺 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 19 12.2.1 隔离工艺隔离工艺 2、浅槽隔离工艺、浅槽隔离工艺 第五单元第五单元 工艺集成与封装测试工艺集

13、成与封装测试 20 12.2.2 阱工艺结构阱工艺结构 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 21 12.2.3 薄栅氧化技术薄栅氧化技术 栅氧化层是栅氧化层是MOS器件的核心。随着器件尺寸的不断缩小，器件的核心。随着器件尺寸的不断缩小， 栅氧化层的厚度也要求按比例减薄，以加强栅控能力，抑制栅氧化层的厚度也要求按比例减薄，以加强栅控能力，抑制 短沟道效应，提高器件的驱动能力和可靠性等。但随着栅氧短沟道效应，提高器件的驱动能力和可靠性等。但随着栅氧 化层厚度的不断减薄，会遇到一系列问题，如：栅的漏电流化层厚度的不断减薄，会遇到一系列问题，如：栅的漏电流 会呈指数规律剧增；硼杂质

14、穿透氧化层进入导电沟道等。为会呈指数规律剧增；硼杂质穿透氧化层进入导电沟道等。为 解决上述难题，通常采用超薄氮氧化硅栅代替纯氧化硅栅。解决上述难题，通常采用超薄氮氧化硅栅代替纯氧化硅栅。 氮的引入能改善氮的引入能改善SiO2/Si界面特性，因为界面特性，因为Si-N键的强度比键的强度比Si-H 键、键、Si-OH键大得多，因此可抑制热载流子和电离辐射等所键大得多，因此可抑制热载流子和电离辐射等所 产生的缺陷。将氮引入到氧化硅中的另一个好处是可以抑制产生的缺陷。将氮引入到氧化硅中的另一个好处是可以抑制 PMOS器件中硼的穿透效应，提高阈值电压的稳定性及器件器件中硼的穿透效应，提高阈值电压的稳定性

15、及器件 的可靠性。的可靠性。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 22 12.2.4 非均匀沟道掺杂非均匀沟道掺杂 栅长缩短和短沟道效应这对矛盾可以通过非均匀栅长缩短和短沟道效应这对矛盾可以通过非均匀 沟道掺杂解决，即表面杂质浓度低，体内杂质浓度沟道掺杂解决，即表面杂质浓度低，体内杂质浓度 高。这种杂质结构的沟道具有栅阈值电压低，抗短高。这种杂质结构的沟道具有栅阈值电压低，抗短 沟道效应能力强的特点。这种非均匀沟道的形成有沟道效应能力强的特点。这种非均匀沟道的形成有 主要有两种工艺技术：主要有两种工艺技术： 两步注入工艺，第一步是形成低掺杂浅注入两步注入工艺，第一步是形成低

16、掺杂浅注入 表面区；第二步是形成高掺杂深注入防穿通区。表面区；第二步是形成高掺杂深注入防穿通区。 在高浓度衬底上选择外延生长杂质浓度低的在高浓度衬底上选择外延生长杂质浓度低的 沟道层，即形成梯度沟道剖面。这种方法能获得低沟道层，即形成梯度沟道剖面。这种方法能获得低 的阈值电压，高的迁移率和高的抗穿通电压，但寄的阈值电压，高的迁移率和高的抗穿通电压，但寄 生结电容和耗尽层电容大。生结电容和耗尽层电容大。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 23 12.2.5 栅电极材料与难溶金属硅化栅电极材料与难溶金属硅化 物自对准工艺物自对准工艺 第五单元第五单元 工艺集成与封装测试工艺集

17、成与封装测试 24 12.2.6 源源/漏技术与浅结形成漏技术与浅结形成 1、轻掺杂漏结构、轻掺杂漏结构(LDD) 2、超浅源漏延伸区结构、超浅源漏延伸区结构 3、晕圈反型杂质掺杂结构和大角度、晕圈反型杂质掺杂结构和大角度 注入反型杂质掺杂结构注入反型杂质掺杂结构 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 25 12.2.7 CMOS电路工艺流程 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 26 12.2.7 CMOS电路工艺流程 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 27 12.2.7 CMOS电路工艺流程 第五单元第五单元 工艺集成与封装测试工艺

18、集成与封装测试 28 12.3 双极型集成电路工艺双极型集成电路工艺 双极型集成电路的基本工艺大致可分为两大类：双极型集成电路的基本工艺大致可分为两大类： 一类是需要在元件之间制作电隔离区的工艺，另一一类是需要在元件之间制作电隔离区的工艺，另一 类是元件之间采取自然隔离的工艺。采用第一类工类是元件之间采取自然隔离的工艺。采用第一类工 艺的主要有晶体管艺的主要有晶体管-晶体管逻辑晶体管逻辑(TTL)电路，射极耦电路，射极耦 合逻辑合逻辑 (ECL)电路、肖特基晶体管电路、肖特基晶体管-晶体管逻辑晶体管逻辑 (STTL)电路等。隔离工艺有电路等。隔离工艺有pn结隔离，介质隔离及结隔离，介质隔离及

19、pn结结-介质混合隔离。而采用元件之间自然隔离工介质混合隔离。而采用元件之间自然隔离工 艺的另一类电路主要是集成注入逻辑艺的另一类电路主要是集成注入逻辑 (I2L)电路。电路。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 29 12.3.1 隔离工艺隔离工艺 双极型电路采用的隔双极型电路采用的隔 离方法主要有离方法主要有pn结隔离，结隔离， 介质隔离及介质隔离及pn结结-介质混合介质混合 隔离。隔离。 1、pn结隔离结隔离 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 30 12.3.1 隔离工艺隔离工艺 2、混合隔离、混合隔离 第五单元第五单元 工艺集成与封装测试工艺集

20、成与封装测试 31 12.3.2 双极型集成电路工艺流程双极型集成电路工艺流程 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 32 12.3.2 双极型集成电路工艺流程双极型集成电路工艺流程 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 33 12.3.3 多晶硅在双极型电路中的应用多晶硅在双极型电路中的应用 1、多晶硅发射极、多晶硅发射极 采用多晶硅形成发射区接触可以大大改善晶采用多晶硅形成发射区接触可以大大改善晶 体管的电流增益和缩小器件的纵向尺寸，获得更体管的电流增益和缩小器件的纵向尺寸，获得更 浅的发射结。浅的发射结。 2、自对准发射极和基区接触、自对准发射极和基区

21、接触 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 34 34 本章重点本章重点 金属化与多层互连金属化与多层互连 CMOS集成电路工艺集成电路工艺 双极型集成电路工艺双极型集成电路工艺 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 35 第第13章章 工艺监控工艺监控 13.1 概述概述 13.2 实时监控实时监控 13.3 工艺检测片工艺检测片 13.4 集成结构测试图形集成结构测试图形 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 36 13.1 概述概述 所谓工艺监控就是借助于一整套检测技术和所谓工艺监控就是借助于一整套检测技术和 专用设备，监控整个生产过

22、程，在工艺过程专用设备，监控整个生产过程，在工艺过程 中，连续提取工艺参数，在工艺结束时，对中，连续提取工艺参数，在工艺结束时，对 工艺流程进行评估。工艺流程进行评估。 工艺过程检测内容包括硅与其它辅助材料检工艺过程检测内容包括硅与其它辅助材料检 测和工艺检测两大部分。测和工艺检测两大部分。 材料检测；材料检测； 工艺检测。工艺检测。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 37 13.1 概述概述 工艺检测技术得到了迅速的提高，今后将主要向工艺检测技术得到了迅速的提高，今后将主要向 着三个方向发展：着三个方向发展： 工艺线实时监控；工艺线实时监控； 非破坏性检测，指对硅片直接

23、进行检测；非破坏性检测，指对硅片直接进行检测； 非接触监测，指对硅片直接进行检测。非接触监测，指对硅片直接进行检测。 当前，工艺监控一般是同时采用三种方式：当前，工艺监控一般是同时采用三种方式： 1、通过工艺设备的监控系统，进行在线实时监控；、通过工艺设备的监控系统，进行在线实时监控； 2、采用工艺检测片，通过对工艺检测片的测试跟踪了、采用工艺检测片，通过对工艺检测片的测试跟踪了 解工艺情况；解工艺情况； 3、配置集成结构测试图形，通过对微电子测试图形的、配置集成结构测试图形，通过对微电子测试图形的 检测评估具体具体工艺，工艺设备，工艺流程。检测评估具体具体工艺，工艺设备，工艺流程。 第五单元

24、第五单元 工艺集成与封装测试工艺集成与封装测试 38 13.2 实时监控实时监控 实时监控是指生产过程中通过监控装实时监控是指生产过程中通过监控装 置对整个工艺线或具体工艺过程进行的实置对整个工艺线或具体工艺过程进行的实 时监控时监控，当监控装置探测到某一被测条件当监控装置探测到某一被测条件 达到设定阈值达到设定阈值，工艺线或具体工艺设备就工艺线或具体工艺设备就 自动进行工艺调整；或者报警自动进行工艺调整；或者报警（自停止自停止）， 由操作人员及时进行工艺调整由操作人员及时进行工艺调整。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 39 13.3 工艺检测片工艺检测片 工艺检测片工

25、艺检测片，又叫工艺陪片又叫工艺陪片（简称陪片简称陪片）。 一般使用没有图形的大圆片一般使用没有图形的大圆片，安插在所要安插在所要 监控的工序监控的工序，陪着生产片陪着生产片（正片正片）一起流一起流 水水，在该工序完成后取出在该工序完成后取出，通过专用设备通过专用设备 对陪片进行测试对陪片进行测试，提取工艺数据提取工艺数据，从而实从而实 现对工艺流程现场的监控现对工艺流程现场的监控，并在下一工序并在下一工序 之前就判定本工序为合格之前就判定本工序为合格、或返工或返工、或报或报 废废。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 40 13.3.1 晶片检测晶片检测 对晶片的检测包括对

26、原始的抛光片和对晶片的检测包括对原始的抛光片和 工艺过程中的晶片的检测工艺过程中的晶片的检测。 对抛光片从三个方面进行检验对抛光片从三个方面进行检验，几何尺几何尺 寸寸、外观缺陷和物理特性外观缺陷和物理特性。 对工艺过程中的晶片的检测方法有化学对工艺过程中的晶片的检测方法有化学 腐蚀法腐蚀法、X射线形貌照相法和铜缀饰技术射线形貌照相法和铜缀饰技术。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 41 13.3.2 氧化层检测氧化层检测 1、厚度测量厚度测量，包括比色法包括比色法、斜面干涉法斜面干涉法、椭圆偏振法椭圆偏振法 和分光光度计法和分光光度计法。 2、针孔检测，包括化学腐蚀法、

27、液晶显示、铜染色、针孔检测，包括化学腐蚀法、液晶显示、铜染色 和和MOS结构测试法等。结构测试法等。 3、击穿特性检测，是、击穿特性检测，是MOS器件栅氧化膜和集成电器件栅氧化膜和集成电 路层间绝缘的电学特性和可靠性的一个重要量度。路层间绝缘的电学特性和可靠性的一个重要量度。 4、C-V测量技术，广泛用于测量技术，广泛用于SiO2-Si界面性质的研究，界面性质的研究， 高频高频C-V法已成为法已成为MOS工艺常规监测手段。可以测量：工艺常规监测手段。可以测量： 固定电荷密度、固定电荷密度、Na+密度等。密度等。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 42 13.3.3 光刻工

28、艺检测光刻工艺检测 对光刻工艺的检测包括：掩膜版和硅片对光刻工艺的检测包括：掩膜版和硅片 平整度检测；掩膜版和硅片上图形的平整度检测；掩膜版和硅片上图形的CD （Critical Dimension)尺寸检测；光刻胶厚尺寸检测；光刻胶厚 度及针孔检测；掩膜版缺陷及对准检测度及针孔检测；掩膜版缺陷及对准检测。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 43 13.3.4 扩散层检测扩散层检测 1、薄层电阻测量薄层电阻测量，通常采用两种方法：通常采用两种方法： 四探针法和范德堡法四探针法和范德堡法。 2、结深测量结深测量，包括结的显示包括结的显示 、结深测结深测 量量 和亚微米结深测

29、量和亚微米结深测量 。 3、杂质分布测量、杂质分布测量 ，包括阳极氧化剥，包括阳极氧化剥 层的微分电导法和扩展电阻法。层的微分电导法和扩展电阻法。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 44 13.3.5 离子注入层检测离子注入层检测 1、中、大剂量注入检测，检测方法与扩散、中、大剂量注入检测，检测方法与扩散 层相同，只是检测的是载流子特性。层相同，只是检测的是载流子特性。 2、小剂量注入检测，检测方法有两次注入、小剂量注入检测，检测方法有两次注入 法、法、MOS晶体管阈值电压漂移法、脉冲晶体管阈值电压漂移法、脉冲C-V法和法和 扩展电阻法等。扩展电阻法等。 3、几种方法的比

30、较，离子注入层中杂质原、几种方法的比较，离子注入层中杂质原 子的分布一般采用中子活化分析、放射性示踪法、子的分布一般采用中子活化分析、放射性示踪法、 二次离子质谱（二次离子质谱（SIMS）、背散射（）、背散射（RBS）、和）、和 俄歇电子能谱（俄歇电子能谱（AES）等方法检测。）等方法检测。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 45 13.3.6 外延层检测外延层检测 1、厚度测量厚度测量 2、图形漂移和图形畸变的测量图形漂移和图形畸变的测量 3、电阻率测量电阻率测量 4、杂质分布和自掺杂分布测量杂质分布和自掺杂分布测量 第五单元第五单元 工艺集成与封装测试工艺集成与封装测

31、试 46 13.4 集成结构测试图形集成结构测试图形 微电子测试结构和测试图形必需满足两个准微电子测试结构和测试图形必需满足两个准 则：则： 1、要求通过对测试结构和测试图形的检测、要求通过对测试结构和测试图形的检测 能获得正确的结果。因此，要根据电路设计要求能获得正确的结果。因此，要根据电路设计要求 和实际能达到的工艺条件来进行测试结构和测试和实际能达到的工艺条件来进行测试结构和测试 图形设计。图形设计。 2、要求由测试图形和测试结构能使用自动、要求由测试图形和测试结构能使用自动 测量系统便捷地获取数据，自动测量系统应用最测量系统便捷地获取数据，自动测量系统应用最 少的探针（或探测板）。少的

32、探针（或探测板）。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 47 13.4.1 微电子测试图形的功能与配置微电子测试图形的功能与配置 1、微电子测试图形的功能微电子测试图形的功能 1）提取工艺、器件和电路参数，评价材）提取工艺、器件和电路参数，评价材 料、设备、工艺和操作人员工作质量，实料、设备、工艺和操作人员工作质量，实 行工艺监控和工艺诊断；行工艺监控和工艺诊断； 2）制定工艺规范和设计规范；）制定工艺规范和设计规范； 3）建立工艺模拟、器件模拟和电路模拟）建立工艺模拟、器件模拟和电路模拟 的数据库；的数据库； 4）考察工艺线的技术能力；）考察工艺线的技术能力； 5）进行成

33、品率分析和可靠性分析。）进行成品率分析和可靠性分析。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 48 13.4.1 微电子测试图形的功能与配置微电子测试图形的功能与配置 2、微电子测试图形的配置方式微电子测试图形的配置方式 全片式，即工艺陪片全片式，即工艺陪片(PVW)，这种类型是，这种类型是 把测试图形周期性地重复排列在圆片上，把测试图形周期性地重复排列在圆片上， 形成形成PVW(Process Validation Wafer的简称的简称)。 外围式，这是一种早期常用的方式。它由外围式，这是一种早期常用的方式。它由 位于每个电路位于每个电路(芯片芯片)周围的测试结构所组成，周

34、围的测试结构所组成， 用于工艺监控和可靠性分析。用于工艺监控和可靠性分析。 插花式，这种方式是在圆片的选定位置用插花式，这种方式是在圆片的选定位置用 测试图形代替整个电路芯片，其数量和位测试图形代替整个电路芯片，其数量和位 置由需要而定。置由需要而定。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 49 13.4.2 几种常用的测试图形几种常用的测试图形 1、薄层电阻测试图形薄层电阻测试图形 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 50 13.4.2 几种常用的测试图形几种常用的测试图形 1、薄层电阻测试图形薄层电阻测试图形 , DC AB CD AB VV R I

35、, AD BC DA BC VV R I 4.532 ln2 s VV R WII , , () ln22 AB CDBC DAAB CD BC DA RRRW f R 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 51 13.4.2 几种常用的测试图形几种常用的测试图形 1、薄层电阻测试图形薄层电阻测试图形 偏移方形十字形结构 偏移方形十字形结构 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 52 13.4.2 几种常用的测试图形几种常用的测试图形 1、薄层电阻测试图形薄层电阻测试图形 大正十字形结构大正十字形结构 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试

36、53 13.4.2 几种常用的测试图形几种常用的测试图形 1、薄层电阻测试图形薄层电阻测试图形 小正十字形结构小正十字形结构 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 54 13.4.2 几种常用的测试图形几种常用的测试图形 2、平面四探针测试图形平面四探针测试图形 2 10.726 22 sVV S II c 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 55 13.4.2 几种常用的测试图形几种常用的测试图形 3、金属金属-半导体接触电阻测试图形半导体接触电阻测试图形 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 56 13.4.2 几种常用的测试图形几种

37、常用的测试图形 4、掩模套准测试结构掩模套准测试结构 随着大规模、超大规模集成电路的发展，随着大规模、超大规模集成电路的发展， 电路图形的线宽越来越小，光刻工艺中的套准问电路图形的线宽越来越小，光刻工艺中的套准问 题变得越来超重要掩模套准测试结构就是用来题变得越来超重要掩模套准测试结构就是用来 检测套准误差的。检测套准误差的。 套准误差的定量测量可以用光学方法，也套准误差的定量测量可以用光学方法，也 可以用电学方法。下面介绍几种与生产工艺相容可以用电学方法。下面介绍几种与生产工艺相容 的目测和电测的掩模套准测试结构。的目测和电测的掩模套准测试结构。 第五单元第五单元 工艺集成与封装测试工艺集成

38、与封装测试 57 13.4.2 几种常用的测试图形几种常用的测试图形 5、工艺缺陷测量工艺缺陷测量随机缺陷测试结构随机缺陷测试结构 采用电学测试方法确定与基本工艺结构相关的缺陷采用电学测试方法确定与基本工艺结构相关的缺陷 及其密度分布及其密度分布，并可由此预测成品率的测试结构叫做随并可由此预测成品率的测试结构叫做随 机缺陷测试结构机缺陷测试结构。有下面几种：有下面几种： （1）铝条连续性测试结构铝条连续性测试结构 （2）接触链测试结构接触链测试结构 （3）栅极链测试结构栅极链测试结构 （4）MOS晶体管阵列测试结构晶体管阵列测试结构 （5）可选址可选址CMOS反相器阵列测试结构反相器阵列测试结

39、构 （6）环形振荡器环形振荡器 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 58 13.4.3 微电子测试图形实例微电子测试图形实例 电路约电路约27000个元件，存储单元用多晶硅做负载，外个元件，存储单元用多晶硅做负载，外 围电路用耗尽型围电路用耗尽型MOS管做负载，采用标准管做负载，采用标准5微米硅栅微米硅栅 等平面工艺，芯片尺寸等平面工艺，芯片尺寸3.34.8mm2，在，在75mm的硅片的硅片 上对称插入上对称插入5个测试图形。个测试图形。 特点：主要测试点排列在测试图形外围，特点：主要测试点排列在测试图形外围，18个主要测个主要测 试点与电路芯片一样，可使用同样固定探针卡；

40、每个试点与电路芯片一样，可使用同样固定探针卡；每个 电路芯片旁，放置了多晶硅负载电阻的测试结构，用电路芯片旁，放置了多晶硅负载电阻的测试结构，用 于检测整个硅片上电阻的均匀性，以及由于光刻套偏于检测整个硅片上电阻的均匀性，以及由于光刻套偏 时，浓掺杂的时，浓掺杂的N+源漏横向扩散对多晶电阻值的影响，源漏横向扩散对多晶电阻值的影响， 弥补了插入式测试图形采集数据的不足；除含有薄层弥补了插入式测试图形采集数据的不足；除含有薄层 电阻、电容、晶体管（增强和耗尽）、电阻、电容、晶体管（增强和耗尽）、CD尺寸等常尺寸等常 规测试结构外，特别针对存储器电路工艺结构的特点，规测试结构外，特别针对存储器电路工

41、艺结构的特点， 设计了几组随机缺陷测试结构。设计了几组随机缺陷测试结构。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 59 59 本章重点本章重点 实时监控实时监控 工艺检测片工艺检测片 集成结构测试图形集成结构测试图形 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 60 第第14章章 封装与测试封装与测试 14.1 芯片封装技术芯片封装技术 14.2 集成电路测试技术集成电路测试技术 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 61 14.1 芯片封装技术芯片封装技术 微电子芯片封装在满足器件的电、热、微电子芯片封装在满足器件的电、热、 光、机械性能的基础上

42、，主要应实现芯片光、机械性能的基础上，主要应实现芯片 与外电路的互连，并应对器件和系统的小与外电路的互连，并应对器件和系统的小 型化、高可靠性、高性价比也起到关键作型化、高可靠性、高性价比也起到关键作 用。用。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 62 14.1.1 封装的作用和地位封装的作用和地位 微电子封装通常有五种作用，即电源微电子封装通常有五种作用，即电源 分配、信号分配、散热通道、机械支撑和分配、信号分配、散热通道、机械支撑和 环境保护。环境保护。 器件封装在国际上已成为独立的封装器件封装在国际上已成为独立的封装 产业，并与器件测试、器件设计和器件制产业，并与器件

43、测试、器件设计和器件制 造共同构成微电子产业的四大支柱。造共同构成微电子产业的四大支柱。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 63 14.1.2 封装类型封装类型 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 64 14.1.2 封装类型封装类型 1、芯片粘接技术、芯片粘接技术 如果只需将集成电路芯片固定安装在基板如果只需将集成电路芯片固定安装在基板 上，一般有以下几种方法。上，一般有以下几种方法。 (1)Au-Si合金共熔法。合金共熔法。 (2)焊料合金片焊接法。焊料合金片焊接法。 (3)导电胶粘接法。导电胶粘接法。 (4)有机树脂粘接法。有机树脂粘接法。 第五

44、单元第五单元 工艺集成与封装测试工艺集成与封装测试 65 14.1.2 封装类型封装类型 2、芯片互连技术、芯片互连技术 芯片互连技术主要有引线键合芯片互连技术主要有引线键合(WB)、载带自动焊、载带自动焊(TAB)和倒和倒 装焊装焊(FCB)三种。三种。 (1)WB。WB是一种传统的、最常用的、也是最成熟的芯片是一种传统的、最常用的、也是最成熟的芯片 互连技术，至今各类芯片的焊接仍以互连技术，至今各类芯片的焊接仍以WB为主。它又可分为热压为主。它又可分为热压 焊、超声焊和热压超声焊焊、超声焊和热压超声焊(又称金丝球焊又称金丝球焊)三种方式。三种方式。 (2)TAB。 TAB是连接芯片焊区和基

45、板焊区的“桥梁”，它是连接芯片焊区和基板焊区的“桥梁”，它 包括芯片焊区凸点形成、载带引线制作、载带引线与芯片凸点焊包括芯片焊区凸点形成、载带引线制作、载带引线与芯片凸点焊 接接(称为内引线焊接称为内引线焊接)、载带、载带-芯片互连焊后的基板粘接和最后的载芯片互连焊后的基板粘接和最后的载 带引线与基板焊区的外引线焊接几个部分。带引线与基板焊区的外引线焊接几个部分。 （3）FCB。FCB是芯片面朝下，将芯片焊区与基板焊区直接是芯片面朝下，将芯片焊区与基板焊区直接 互连的技术。互连的技术。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 66 14.1.2 封装类型封装类型 3、一级微电子

46、封装、一级微电子封装 一级封装是将一个或多个一级封装是将一个或多个IC芯片用适宜的材芯片用适宜的材 料料(金属、陶瓷、塑料或它们的组合金属、陶瓷、塑料或它们的组合)封装起来，同封装起来，同 时，在芯片的焊区与封装的外引脚间用芯片互连方时，在芯片的焊区与封装的外引脚间用芯片互连方 法连接起来，使之成为有实用功能的电子元器件或法连接起来，使之成为有实用功能的电子元器件或 组件。组件。 一级封装包括封装外壳制作在内的单芯片组件一级封装包括封装外壳制作在内的单芯片组件 和多芯片组件两大类。和多芯片组件两大类。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 67 14.1.2 封装类型封装类型

47、 3、一级微电子封装、一级微电子封装 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 68 14.1.3 几种典型封装技术几种典型封装技术 1、DIP和和PGA技术技术 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 69 14.1.3 几种典型封装技术几种典型封装技术 2、SOP和和QFP技术技术 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 70 14.1.3 几种典型封装技术几种典型封装技术 3、BGA技术技术 BGA即“焊球阵列”。它是在基板的下面按阵列方式引即“焊球阵列”。它是在基板的下面按阵列方式引 出球形引脚，在基板上面装配出球形引脚，在基板上面装配LS

48、I芯片（有的芯片（有的BGA引脚与芯引脚与芯 片在基板的同一面），是片在基板的同一面），是LSI芯片用的一种表面安装型封装。芯片用的一种表面安装型封装。 它的出现解决了它的出现解决了QFP等周边引脚封装长期难以解决的多等周边引脚封装长期难以解决的多I/0引引 脚数脚数LSI、VLSI芯片的封装问题。芯片的封装问题。 目前市场上出现的目前市场上出现的BGA封装，按基板的种类，主要分为封装，按基板的种类，主要分为 PBGA(塑封塑封BGA)、CBGA(陶瓷陶瓷BGA)、CCGA(陶瓷焊柱阵陶瓷焊柱阵 列列)、TBGA(载带载带BGA)、MBGA(金属金属BGA)、FCBGA(倒装倒装 芯片芯片BGA)和和EBGA(带散热器带散热器BGA)等。等。 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 71 14.1.3 几种典型封装技术几种典型封装技术 3、BGA技术技术 PBGA封装结构封装结构 第五单元第五单元 工艺集成与封装测试工艺集成与封装测试 72 14.1.3 几种典型封装技术几种典型封装技术 3、BGA技术技术 CBGA封装结构封装结构 第五单元第