芯片封装测试流程详解.ppt

1、Logo Introduction of IC Assembly Process IC封装工艺简介 艾 Logo IC Process Flow Customer 客 户 IC Design IC设计 Wafer Fab 晶圆制造 Wafer Probe 晶圆测试 Assembly 除了BGA和CSP外，其他Package都会采用Lead Frame， BGA采用的是Substrate； Logo Raw Material in Assembly(封装原材料) 【Gold Wire】焊接金线 实现芯片和外部引线框架的电性和物 理连接； 金线采用的是99.99%的高纯度金； 同时，出于成本考虑，

2、目前有采用铜 线和铝线工艺的。优点是成本降低， 同时工艺难度加大，良率降低； 线径决定可传导的电流；0.8mil， 1.0mil，1.3mils，1.5mils和2.0mils； Logo Raw Material in Assembly(封装原材料) 【Mold Compound】塑封料/环氧树脂 主要成分为：环氧树脂及各种添加剂（固化剂，改性剂，脱 模剂，染色剂，阻燃剂等）； 主要功能为：在熔融状态下将Die和Lead Frame包裹起来， 提供物理和电气保护，防止外界干扰； 存放条件：零下5保存，常温下需回温24小时； Logo Raw Material in Assembly(封装原材

3、料) 成分为环氧树脂填充金属粉末（Ag）； 有三个作用：将Die固定在Die Pad上； 散热作用，导电作用； -50以下存放，使用之前回温24小时； 【Epoxy】银浆 Logo Typical Assembly Process Flow FOL/前段 EOL/中段 Plating/电镀 EOL/后段 Final Test/测试 Logo FOL Front of Line前段工艺 Back Grinding 磨片 Wafer Wafer Mount 晶圆安装 Wafer Saw 晶圆切割 Wafer Wash 晶圆清洗 Die Attach 芯片粘接 Epoxy Cure 银浆固化 Wir

4、e Bond 引线焊接 2nd Optical 第二道光检 3rd Optical 第三道光检 EOL Logo FOL Back Grinding背面减薄 Taping 粘胶带 Back Grinding 磨片 De-Taping 去胶带 将从晶圆厂出来的Wafer进行背面研磨，来减薄晶圆达到 封装需要的厚度（8mils10mils）； 磨片时，需要在正面（Active Area）贴胶带保护电路区域 同时研磨背面。研磨之后，去除胶带，测量厚度； Logo FOL Wafer Saw晶圆切割 Wafer Mount 晶圆安装 Wafer Saw 晶圆切割 Wafer Wash 清洗 将晶圆粘贴

5、在蓝膜（Mylar）上，使得即使被切割开后，不会散落； 通过Saw Blade将整片Wafer切割成一个个独立的Dice，方便后面的 Die Attach等工序； Wafer Wash主要清洗Saw时候产生的各种粉尘，清洁Wafer； Logo FOL Wafer Saw晶圆切割 Wafer Saw Machine Saw Blade(切割刀片)： Life Time：9001500M； Spindlier Speed：3050K rpm： Feed Speed：3050/s; Logo FOL 2nd Optical Inspection二光检查 主要是针对Wafer Saw之后在显微镜下进

6、行Wafer的外观检查，是否有 出现废品。 Chipping Die 崩 边 Logo FOL Die Attach 芯片粘接 Write Epoxy 点银浆 Die Attach 芯片粘接 Epoxy Cure 银浆固化 Epoxy Storage： 零下50度存放； Epoxy Aging： 使用之前回温，除 去气泡； Epoxy Writing： 点银浆于L/F的Pad 上，Pattern可选； Logo FOL Die Attach 芯片粘接 芯片拾取过程： 1、Ejector Pin从wafer下方的Mylar顶起芯片，使之便于 脱离蓝膜； 2、Collect/Pick up hea

7、d从上方吸起芯片，完成从Wafer 到L/F的运输过程； 3、Collect以一定的力将芯片Bond在点有银浆的L/F 的Pad上，具体位置可控； 4、Bond Head Resolution： X-0.2um；Y-0.5um；Z-1.25um； 5、Bond Head Speed：1.3m/s； Logo FOL Die Attach 芯片粘接 Epoxy Write： Coverage 75%; Die Attach： Placement99.95%的高纯 度的锡（Tin），为目前普遍采用的技术，符合 Rohs的要求； Tin-Lead：铅锡合金。Tin占85%，Lead占 15%，由于不

8、符合Rohs，目前基本被淘汰； Logo EOL Post Annealing Bake（电镀退火） 目的： 让无铅电镀后的产品在高温下烘烤一段时间，目的在于 消除电镀层潜在的晶须生长（Whisker Growth）的问题; 条件： 150+/-5C; 2Hrs； 晶须 晶须，又叫 Whisker，是指锡 在长时间的潮湿环 境和温度变化环境 下生长出的一种须 状晶体，可能导致 产品引脚的短路。 Logo EOL Trim&Form（切筋成型） Trim：将一条片的Lead Frame切割成单独的Unit（IC）的过程； Form：对Trim后的IC产品进行引脚成型，达到工艺需要求的形状， 并放

9、置进Tube或者Tray盘中； Logo EOL Trim&Form（切筋成型） Cutting Tool& Forming Punch Cutting Die Stripper Pad Forming Die 1 2 3 4 Logo EOL Final Visual Inspection（第四道光检） Final Visual Inspection-FVI 在低倍放大镜下，对产品外观 进行检查。主要针对EOL工艺 可能产生的废品：例如 Molding缺陷，电镀缺陷和 Trim/Form缺陷等； Logo The End Thank You！ Introduction of IC Assembly ProcessIntroduction of IC Assembly Process