《集成电路原理与设计》课件2.1 闩锁、设计规则和SOI.ppt

1、集成电路原理与设计集成电路原理与设计制作工艺：闩锁效应、版图规则和制作工艺：闩锁效应、版图规则和SOI2第二章第二章 集成电路制作工艺集成电路制作工艺n2.1.1 集成电路加工的基本操作集成电路加工的基本操作n2.1.2 MOS结构和分类结构和分类n2.2.1 N阱阱CMOS工艺工艺n2.2.2 深亚微米深亚微米CMOS工艺工艺n2.3.1 CMOS IC中的寄生效应中的寄生效应n2.3.2 CMOS版图设计规则版图设计规则n2.3.3 SOI工艺工艺3铜互连可以减少连线层数铜互连可以减少连线层数4CMOS 工艺5寄生效应：场区寄生MOS晶体管防止出现寄生沟道的措施:足够厚的场氧化层 场区注硼

2、6体硅体硅CMOSCMOS中的闩锁效应中的闩锁效应VDD VSS Vin Vout 7闩锁效应闩锁效应:等效电路等效电路Q1Q2Q3Q4VoutVoutRwRsn如果某些干如果某些干扰使得扰使得Vout高于高于Vdd或或者低于者低于Gnd n引起寄生双引起寄生双极器件极器件Q3或或Q4导通导通VDD n寄生晶体管寄生晶体管Q1、Q2，寄生电阻，寄生电阻Rnw、Rsub构成等效电路构成等效电路Q1和和Q2交叉耦合形成正反馈回路交叉耦合形成正反馈回路电流在电流在Q1和和Q2之间循环放大之间循环放大VDD和和GND之间形成极大的电流，电源和地之间锁定在一之间形成极大的电流，电源和地之间锁定在一个很低

3、的电压个很低的电压(维持电压维持电压Vh)9防止闩锁效应防止闩锁效应的措施的措施1.减小阱区和衬底的寄生电阻减小阱区和衬底的寄生电阻 2.降低寄生双极晶体管的增益降低寄生双极晶体管的增益 3.使衬底加反向偏压使衬底加反向偏压 4.加保护环加保护环5.用外延衬底用外延衬底6.采用采用SOI 工艺工艺10抑制闩锁效应：抑制闩锁效应：n1、减小寄生电阻n2、降低寄生晶体管增益n3、衬底加反向偏压114、保护环、保护环125、外延衬底、外延衬底6.SOI工艺1314第二章第二章 集成电路制作工艺集成电路制作工艺n2.1.1 集成电路加工的基本操作集成电路加工的基本操作n2.1.2 MOS结构和分类结构

4、和分类n2.2.1 N阱阱CMOS工艺工艺n2.2.2 深亚微米深亚微米CMOS工艺工艺n2.3.1 CMOS IC中的寄生效应中的寄生效应n2.3.2 CMOS版图设计规则版图设计规则n2.3.3 SOI工艺工艺15根据版图数据制作掩模版根据版图数据制作掩模版16集成电路的设计过程集成电路的设计过程n现代现代VLSI的设计的设计过程是一个从抽象过程是一个从抽象到具体的过程到具体的过程n抽象的目的是提高抽象的目的是提高设计层级，提高设设计层级，提高设计能力计能力n设计的过程就是逐设计的过程就是逐步对高层级的抽象步对高层级的抽象设计向低层级的设设计向低层级的设计进行映射的过程计进行映射的过程Co

5、nceptionValidationAbstractionDetailImplementationFabrication17集成电路的集成电路的设计层级设计层级n最早的最早的IC设计设计根据版图数据加根据版图数据加工掩模版，利用工掩模版，利用掩模版进行加工掩模版进行加工n当时的当时的IC设计设计人员同机械和建人员同机械和建筑设计人员类似，筑设计人员类似，用直尺和坐标纸用直尺和坐标纸工作工作SYSTEMGATECIRCUITVoutVinCIRCUITVoutVinMODULE+DEVICEn+SDn+G18集成电路的设计过程集成电路的设计过程n设计的过程就是逐设计的过程就是逐步对高层级的抽象步

6、对高层级的抽象设计向低层级的设设计向低层级的设计进行映射的过程计进行映射的过程n版图设计是设计过版图设计是设计过程的最后一步，也程的最后一步，也称作设计实现称作设计实现ConceptionValidationAbstractionDetailImplementationFabrication19设计实现版图设计P+铝多晶硅有源区阱引线孔P注入框VDDVinGndoutVn版图设计的目的是完成集成电路加工所需的版图设计的目的是完成集成电路加工所需的各个掩模版上的图形的设计各个掩模版上的图形的设计n版图设计的主要约束条件是面积，对模拟电版图设计的主要约束条件是面积，对模拟电路来说还可能会影响性能甚

7、至功能路来说还可能会影响性能甚至功能n由于半导体是精细加工，器件和电路的功能由于半导体是精细加工，器件和电路的功能和性能都依赖于版图图形，加工工艺对版图和性能都依赖于版图图形，加工工艺对版图设计提出限制条件，以避免可能的加工错误，设计提出限制条件，以避免可能的加工错误，这些限制条件就是这些限制条件就是设计规则设计规则20Design Rulesn设计规则是设计者和设计规则是设计者和工艺工程师之间的接工艺工程师之间的接口口n设计规则保证满足设设计规则保证满足设计规则的设计加工后计规则的设计加工后的器件可以达到工艺的器件可以达到工艺的标准性能的标准性能21CMOS Process LayersLa

8、yerPolysiliconMetal1Metal2Contact To PolyContact To DiffusionViaWell(p,n)Active Area(n+,p+)ColorRepresentationYellowGreenRedBlueMagentaBlackBlackBlackSelect(p+,n+)Greenn在版图设计在版图设计工具中，把工具中，把每个数据层每个数据层规定一个层规定一个层名，并用某名，并用某个颜色和填个颜色和填充来区分充来区分22Metal2431090 WellActive33Polysilicon22Different PotentialSame

9、 PotentialMetal1332Contactor ViaSelect2or62Hole设计规则规定设计规则规定同层和不同层同层和不同层数数据之间的宽度和间距等要求据之间的宽度和间距等要求23CMOS Inverter LayoutAAnp-substrateFieldOxidep+n+InOutGNDVDD(a)Layout(b)Cross-Section along A-AAA24n金属金属1n多晶硅多晶硅n有源区有源区nP阱阱n接触孔接触孔nP+注入注入VddGnd25n金属金属1n多晶硅多晶硅n有源区有源区nP阱阱n接触孔接触孔nP+注入注入26违背版图设计规违背版图设计规则的结

10、果则的结果27设计规则检查n版图设计过程中可以版图设计过程中可以利用设计规则检查利用设计规则检查（DRC）工具，检查）工具，检查是否违反设计规则是否违反设计规则n根据工具的报错信息，根据工具的报错信息，修改版图图形，直到修改版图图形，直到满足设计要求满足设计要求poly_not_fet to all_diff minimum spacing=0.14 um.28版图设计规则的两种版图设计规则的两种形式形式 n微米规则微米规则直接以微米为单位给出各种图形尺直接以微米为单位给出各种图形尺寸的要求寸的要求 n灵活性大，更能针对实际工艺水平；缺点是通用性差 n规则规则以以为单位给出各种图形尺寸的相对值

11、为单位给出各种图形尺寸的相对值n是工艺中能实现的最小尺寸，一般是用套刻间距作为值，或者取栅长的一半为n最大优点是通用性强，适合CMOS按比例缩小的发展规律 29版图设计规则版图设计规则示意图示意图三种尺寸限制：三种尺寸限制：1）各层图形的最小尺寸）各层图形的最小尺寸 2）同一层图形的最小间距）同一层图形的最小间距 3）不同层图形的套刻间距）不同层图形的套刻间距30一个一个n n阱阱CMOSCMOS工艺的工艺的设则设则1.n1.n阱阱W W1 1最小宽度最小宽度1010W W2 2最小间距（等电位）最小间距（等电位）66 （不等电位）（不等电位）992.2.有源区有源区A A1 1最小宽度最小宽

12、度33A A2 2最小间距最小间距33A A3 3阱内阱内p p有源区到阱边最小间距有源区到阱边最小间距55A A4 4阱外阱外n n有源区与有源区与n n阱最小间距阱最小间距55313.3.多晶硅多晶硅P P1 1最小宽度最小宽度22P P2 2最小间距最小间距22P P3 3伸出有源区外的最小长度伸出有源区外的最小长度22P P4 4硅栅到有源区边的最小距离硅栅到有源区边的最小距离33P P5 5与有源区的最小外间距与有源区的最小外间距114.4.注入框注入框I I1 1最小宽度最小宽度55I I2 2最小间距最小间距22I I3 3对有源区的最小覆盖对有源区的最小覆盖22325.5.引线

13、孔引线孔C C1 1最小引线孔面积最小引线孔面积2222C C2 2最小引线孔间距最小引线孔间距22C C3 3有源区或多晶硅对引线孔的最小覆盖有源区或多晶硅对引线孔的最小覆盖1.51.5C C4 4有源区引线孔到多晶硅栅的最小间距有源区引线孔到多晶硅栅的最小间距22C C5 5多晶硅引线孔到有源区最小间距多晶硅引线孔到有源区最小间距22C C6 6金属或注入框对引线孔的最小覆盖金属或注入框对引线孔的最小覆盖116.6.金属连线金属连线M M1 1最小线宽最小线宽33M M2 2最小间距最小间距333390nm CMOS90nm CMOS技术主要版技术主要版图设计规则图设计规则 图形线宽（um

14、）间距（um）有源区0.120.14多晶硅0.100.14引线孔0.120.14金属10.120.12通孔160.130.15金属270.140.14通孔780.360.34金属890.420.42n+/p+0.4434第二章第二章 集成电路制作工艺集成电路制作工艺n2.1.1 集成电路加工的基本操作集成电路加工的基本操作n2.1.2 MOS结构和分类结构和分类n2.2.1 N阱阱CMOS工艺工艺n2.2.2 深亚微米深亚微米CMOS工艺工艺n2.3.1 CMOS IC中的寄生效应中的寄生效应n2.3.2 CMOS版图设计规则版图设计规则n2.3.3 SOI工艺工艺352.3.2 SOI CM

15、OS基本工艺基本工艺nSOI结构结构nSOI工艺工艺nSOI优点优点36SOI CMOSSOI CMOS结构结构 1.体区和衬底隔离。体电位是浮空会引起浮体效应。需专门设计体区和衬底隔离。体电位是浮空会引起浮体效应。需专门设计体区的引出端。体区的引出端。2.2.衬底相对沟道区也相当于一个衬底相对沟道区也相当于一个MOSMOS结构，因此也把结构，因此也把SOI MOSFET SOI MOSFET 的衬底又叫做背栅的衬底又叫做背栅,是五端器件是五端器件 。37SOI MOSFETSOI MOSFET的性能的性能 n厚膜器件厚膜器件ntsi2xdm。背栅对。背栅对MOSFET性能基本没有影响，性能基

16、本没有影响，和体硅和体硅MOS器件基本相同器件基本相同 n薄膜器件薄膜器件 ntsixdm。在栅电压的作用下可以使顶层硅膜全部耗尽。在栅电压的作用下可以使顶层硅膜全部耗尽 n可以通过减薄硅膜抑制短沟道效应可以通过减薄硅膜抑制短沟道效应 38形成形成SOI SOI 硅片的基本工艺硅片的基本工艺(1)n 注氧隔离技术（注氧隔离技术（SIMOX）n通过高能量、大剂量注氧在硅中形成埋氧化层.O+的剂量在1.81018cm-2左右；能量200kev n埋氧化层把原始硅片分成2部分，上面的薄层硅用来做器件，下面是硅衬底 39形成形成SOI SOI 硅片的基本工艺硅片的基本工艺(2)n 键合减薄技术（键合减

17、薄技术（BE）n把2个生长了氧化层的硅片键合在一起，两个氧化层通过键合粘在一起成为埋氧化层 n其中一个硅片腐蚀抛光减薄成为做器件的薄硅膜，另一个硅片作为支撑的衬底 40形成形成SOI SOI 硅片的基本工艺硅片的基本工艺(3)n 智能剥离技术（智能剥离技术（smart cut）n解决了如何用键合技术形成薄硅膜SOI材料 n可以形成高质量的薄硅膜SOI材料 41nSmart cut流程4243 基于台面隔离的基于台面隔离的SOI CMOSSOI CMOS基基本工艺流程本工艺流程 4445SOI CMOSSOI CMOS的优越性的优越性 1.每个器件都被氧化层包围，完全与周围的器件隔离，从根本每个

18、器件都被氧化层包围，完全与周围的器件隔离，从根本上消除了闩锁效应；上消除了闩锁效应；2.减小了减小了pn结电容和互连线寄生电容结电容和互连线寄生电容 3.不用做阱，简化工艺，减小面积不用做阱，简化工艺，减小面积4.极大减小了源、漏区极大减小了源、漏区pn结面积，从而减小了结面积，从而减小了pn结泄漏电流结泄漏电流 5.有很好的抗幅照性能；有很好的抗幅照性能；6.实现三维立体集成。实现三维立体集成。n+n+p+ppn-SiO2 硅衬底46SOISOI技技术实现术实现三维立三维立体集成体集成 47SOI CMOS反相器结构反相器结构n+n+p+ppn-SiO2 硅衬底48 SOI 与体硅与体硅CMOS性能比较性能比较49抑制闩锁效应：抑制闩锁效应：n+n+p+ppn-SiO2 硅衬底本节总结n闩锁效应及其解决方法n版图设计及设计规则nSOI工艺及特点50