数电复习题(含答案)分解(DOC 24页).doc

1、数 电 复 习 题选择题：1下列四个数中，与十进制数（163）10不相等的是（ D ）A、(A3)16 B、（10100011）2 C、（000101100011）8421BCD D、（203）82N个变量可以构成多少个最小项（ C ）A、N B、2NC、2N D、2N-13下列功能不是二极管的常用功能的是（ C ）A、检波 B、开关C、放大 D、整流4.将十进制数转换成八进制数是 （ B ）A、20 B、22C、21 D、235译码器的输入地址线为4根，那么输出线为多少根（ C ）A、8 B、12C、16 D、206能把正弦信号转换成矩形脉冲信号的电路是（D ）A、多谐振荡器 B、D/A转换

2、器 C、JK触发器 D、施密特触发器7三变量函数的最小项表示中不含下列哪项 （ A ） A、m2 B、 m5 C、m3 D、 m78用PROM来实现组合逻辑电路，他的可编程阵列是（ B ）A、与阵列 B、或阵列C、与阵列和或阵列都可以 D、以上说法都不对9A/D转换器中，转换速度最高的为(A )转换A、并联比较型 B、逐次逼近型C、双积分型 D、计数型10关于PAL器件与或阵列说法正确的是 （ A ）A、 只有与阵列可编程 B、 都是可编程的C、 只有或阵列可编程 D、 都是不可编程的 11. 当三态门输出高阻状态时，输出电阻为 （ A ）A、无穷大 B、约100欧姆C、无穷小 D、约10欧姆

3、12为使采样输出信号不失真地代表输入模拟信号，采样频率和输入模拟信号的最高频率的关系是（C ）A、 B、 C、2 D、 213. 下列说法不正确的是（ C）A集电极开路的门称为OC门B三态门输出端有可能出现三种状态（高阻态、高电平、低电平）COC门输出端直接连接可以实现正逻辑的线或运算D.利用三态门电路可实现双向传输14. 以下错误的是（ B ）A数字比较器可以比较数字大小B实现两个一位二进制数相加的电路叫全加器C实现两个一位二进制数和来自低位的进位相加的电路叫全加器D编码器可分为普通全加器和优先编码器15. 下列描述不正确的是（A ）A触发器具有两种状态，当Q=1时触发器处于1态B时序电路必

4、然存在状态循环C异步时序电路的响应速度要比同步时序电路的响应速度慢 D边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象16离散的，不连续的信号，称为（ B ）。A模拟信号 B.数字信号17组合逻辑电路通常由（ A ）组合而成。A门电路 B.触发器 C.计数器188线3线优先编码器的输入为I0I7 ，当优先级别最高的I7有效时，其输出的值是（ C ）。A111 B.010 C.000 D.10119十六路数据选择器的地址输入（选择控制）端有（ C ）个。A16 B.2 C.4 D.820一位8421BCD码译码器的数据输入线与译码输出线的组合是（ C ）。A4:6 B.1

5、:10 C.4:10 D.2:421函数的结果是 （ C ）A. B. C. D. 22ROM属于（ A ）。A组合逻辑电路 B.时序逻辑电路23有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ A ）。A.1011-0110-1100-10000000 B.1011-0101-0010-0001000024. 一个二进制序列检测电路，当输入序列中连续输入5位数码均为1时，电路输出1，则同步时序电路最简状态数为 （ B ）A. 4 B. 5C. 6 D. 725. 可以直接现与的器件是 （ A ）A. OC门 B. I2L门C.

6、ECL门 D. TTL门26. 16个触发器构成计数器，该计数器可能的最大计数模值是（ D ）A. 16 B. 32C.162 D. 21627. 用1K1位的RAM扩展成4K2位应增加地址线( B )根。A.1 B.2C.3 D.428. 能把正弦信号转换成矩形脉冲信号的电路是（ D ）A.多谐振荡器 B.D/A转换器 C.JK触发器 D.施密特触发器29. 接通电源就能输出矩形脉冲波形的是（ A ）A.多谐振荡器 B.D/A转换器 C.JK触发器 D.施密特触发器30.在函数F=AB+CD的真值表中，F=1的状态有多少个？（ D ）。A、2 B、4 C、6 D、7 E、1631.对于题图1

7、所示波形，其反映的逻辑关系是：( B ) 图1A、与非关系；B、异或关系；C、同或关系；D、或关系；E、无法判断。32、矩形脉冲信号的参数有 D 。A.周期 B.占空比 C.脉宽 D.以上都是33、电路的输出态不仅与当前输入信号有关，还与前一时刻的电路状态有关，这种电路为（ B ）。A.组合电路 B.时序电路34、米利和莫尔型时序电路的本质区别是（ B ）A、没有输入变量。B、当时的输出只和当时电路的状态有关，和当时的输入无关。C、没有输出变量。D、当时的输出只和当时的输入有关，和当时电路状态无关。35、十进制数25用8421BCD码表示为 B 。A.10 101 B.0010 0101 C.

8、100101 D.101036、下列各函数等式中无冒险现象的函数式有 D 。A. B. C. D. E.37、在下列逻辑电路中，不是组合逻辑电路的有 D 。A.译码器 B.编码器 C.全加器 D.寄存器38、把一个五进制计数器与一个四进制计数器串联可得到 D 进制计数器。A.4 B.5 C.9 D.2039、N个触发器可以构成最大计数长度（进制数）为 D 的计数器。A.N B.2N C.N2 D.2N40、同步时序电路和异步时序电路比较，其差异在于后者 B 。A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出只与内部状态有关41、寻址容量为16K8的RAM需要 C 根地址线。

9、A.4 B.8 C.14 D.16 E.16K42、只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容 D 。A.全部改变 B.全部为0 C.不可预料 D.保持不变43、将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为 A 。A.采样 B.量化 C.保持 D.编码44、若某ADC取量化单位=，并规定对于输入电压，在0时，认为输入的模拟电压为0V，输出的二进制数为000，则时，输出的二进制数为 B 。A.001 B.101 C.110 D.11145、指出下列电路中能把串行数据转换为并行数据的是（ C ）A、JK触发器 B、3线-8线译码器C、移位寄存器 D、十进

10、制计数器46、逻辑函数F= = A 。A.B B.A C. D. 47、在何种输入情况下，“与非”运算的结果是逻辑0。 D A全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是148、若在编码器中有50个编码对象，则要求输出二进制代码位数为 B 位。A.5 B.6 C.10 D.5049、在下列逻辑电路中，不是组合逻辑电路的有 D 。A.译码器 B.编码器 C.全加器 D.寄存器50、下列逻辑电路中为时序逻辑电路的是 C 。A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器51、随机存取存储器具有 A 功能。A.读/写 B.无读/写 C.只读 D.只写52、寻址容量为16

11、K8的RAM需要 C 根地址线。A.4 B.8 C.14 D.16 E.16K53、用二进制码表示指定离散电平的过程称为 D 。A.采样 B.量化 C.保持 D.编码54、将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为 B 。A.采样 B.量化 C.保持 D.编码填空题：1. 数制转换： (8F)16 = (143 )10= (10001111 )2 = (217 )8。2. 有一数码10010011，作为自然二进制数时，它相当于十进制数(147)，作为8421BCD码时，它相当于十进制数(93)。3. 已知某函数，该函数的反函数=()4. 如果对键盘上108个符号进行二进

12、制编码，则至少要(7)位二进制数码。5. 在TTL门电路的一个输入端与地之间接一个10KW电阻，则相当于在该输入端输入(高)电平；在CMOS门电路的输入端与电源之间接一个1KW电阻，相当于在该输入端输入(高)电平。6晶体三极管在工作时，发射结和集电结均处正向偏置，该晶体管工作在(饱和导通)状态。7. 74LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为(10111111)。 8. 一个10位地址码、8位输出的ROM，其存储容量为(8K 或213)。9将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。该ROM有(11)根地址线

13、，有(16)根数据读出线。10 .能够实现“线与”的TTL门电路叫(OC门)。 11.按逻辑功能的不同特点，数字电路可分为（组合逻辑电路） 和（时序逻辑电路）两大类。12.在逻辑电路中，三极管通常工作在（ 饱和）和（ 截止）状态13.（406）10=（0100 0000 0110）8421BCD 14.一位数值比较器的逻辑功能是对输入的（ A和B两个）数据进行比较，它有（ YAB ）、（ YAB ）、（ YA=B ）三个输出端。15TTL集成JK触发器正常工作时，其和端应接（高）电平。 16单稳态触发器有两个工作状态（稳态）和（ 暂稳态 ），其中（暂稳态）是暂时的。 17一般ADC的转换过程由

14、（ 采样 ）、（ 保持 ）、（ 量化 ） 和（ 编码 ）4个步骤来完成。 18存储器的存储容量是指（存储单元的总和）。某一存储器的地址线为A14A0 ，数据线为D3D0 ，其存储容量是（ 2154 ）。19电路如下图（图中为上升沿Jk触发器），触发器当前状态Q3 Q2 Q1为“100”，请问在时钟作用下，触发器下一状态（Q3 Q2 Q1）为（ 011 ）20.如果对160个符号进行二进制编码，则至少需要(8)位二进制数。21.组合逻辑电路任何时刻的输出信号，与该时刻的输入信号(有关)；与电路原来所处的状态(无关)；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号(有关)；与信号作用前电路原来

15、所处的状态(有关)。(答案填有关或无关)22.OC门称为(集电极开路)门，多个OC门输出端并联到一起可实现(线与)功能。23.发光二极管半导体数码显示器的内部接法有两种形式：共(阴)接法和共(阳)接法。对于以上两种接法的发光二极管数码显示器，应分别采用(高)电平驱动和(低)电平驱动的七段显示译码器。24.时序逻辑电路按照其触发器是否有统一的时钟控制分为(同步)时序电路和(异步)时序电路。25. ( 5E.C)16=（ 1011110.11）2=(136.6)8=(94.75)10= (1001 0100.0111 0101)8421BCD26.逻辑函数F=+B+D的反函数=()。27.逻辑函数

16、F=A（B+C）1的对偶函数是()。28.集电极开路门的英文缩写(OC)门，工作时必须外加(电源)和(电阻)。多个集电极开路门输出端并联到一起可实现(线与)功能。29.时序逻辑电路按照其触发器是否有统一的时钟控制分为(同步)时序电路和(异步)时序电路。30.在数字电路中，常用的计数制除十进制外，还有(二进制)、(八进制)、(十六进制)。判断题：1TTL或非门多余输入端可以接高电平。（ ）2寄存器属于组合逻辑电路。（ ）3构成一个5进制计数器需要5个触发器（ ）4石英晶体振荡器的振荡频率取决于石英晶体的固有频率。（ ）5当时序逻辑电路存在有效循环时该电路能自启动（ ）6八路数据分配器的地址输入（

17、选择控制）端有8个。（ ）7关门电平UOFF是允许的最大输入高电平。（ ）8最常见的单片集成DAC属于倒T型电阻网络DAC。（ ）9TTL门电路在高电平输入时，其输入电流很小，74LS系列每个输入端的输入电流在40uA以下（ ）10三态门输出为高阻时，其输出线上电压为高电平（ ）11超前进位加法器比串行进位加法器速度慢（ ）12译码器哪个输出信号有效取决于译码器的地址输入信号（ ）13五进制计数器的有效状态为五个（ ）14. 施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（ ）15. 当时序逻辑电路存在无效循环时该电路不能自启动（ ）16.RS触发器、JK触发器均具有状

18、态翻转功能（ ）17. D/A的含义是模数转换（ ）18构成一个7进制计数器需要3个触发器（ ）19.两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器（ ）20. 判断时序逻辑电路能否自启动可通过判断该电路是否存在有效循环来实现（ ）21.利用三态门可以实现数据的双向传输。（ ）22.有些OC门能直接驱动小型继电器。（ ）23. 555定时器可以构成多谐振荡器、单稳态触发器、施密特触发器。（ ）24. RS触发器、JK触发器均具有状态翻转功能（ ）25. PLA的与阵列和或阵列均可编程。（ ）26. 施密特触发器电路具有两个稳态，而单稳态触发器电路只具有一个稳态（ ）27.

19、可用ADC将麦克风信号转换后送入计算机中处理时（ ）28.TTL输出端为低电平时带拉电流的能力为5mA（ ）29.TTL、CMOS门中未使用的输入端均可悬空（ ）30.当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发生，这种因果关系称为与运算。（ ）31.将代码状态的特点含义“翻译”出来的过程称为译码。实现译码操作的电路称为译码器。（ ）32.设计一个3进制计数器可用2个触发器实现（ ）33.移位寄存器除了可以用来存入数码外，还可以利用它的移存规律在一定的范围内构成任意模值n的计数器。所以又称为移存型计数器（ ）34. 在优先编码器电路中允许同时输入2个以上的编码信号（ ）

20、35.施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态（ ）36.DRAM需要定期刷新，因此，在微型计算机中不如SRAM应用广泛（ ）证明题：1、利用基本定律和运算规则证明逻辑函数证明：左边 =右边原式得证2、利用基本定律和运算规则证明逻辑函数证明：左边= = = =右边原式得证3、利用基本定律和运算规则证明逻辑函数证明：左边= = = =右边原式得证4、利用基本定律和运算规则证明逻辑函数证明：左边右边=左边原式得证化简题：1、用卡诺图化简函数解：卡诺图 化简得： 2、用卡诺图化简函数解：卡诺图 化简得：3、用卡诺图化简下列函数解：卡诺图： 化简得：4、用卡诺图化简具有约束项的逻辑函数解

21、：卡诺图 化简得：5、用公式法化简解：6、用公式法化简解：简答题：1、试说明施密特触发器的工作特点和主要用途。答：施密特触发器的工作特点：电路有两个稳态，是一个双稳态电路，但这两个稳态是靠触发信号维持的；电路状态的翻转由外触发信号的电平决定，当外加触发信号高于上限触发电平UT+值时电路处于一种稳态，低于下限触发电平UT-值时电路处于另一种稳态。电路存在回差特性或叫滞回特性。通常用于波形变换与整形、接口电路、幅度鉴别、和方波发生器。2、什么叫单稳态触发器？单稳态触发器和双稳态触发器的区别是什么？答：具有稳态和暂稳态两种工作状态，在外界触发脉冲的作用下，能从稳态翻转到暂稳态，暂稳态维持一段时间后，

22、再自动返回稳态，暂稳态持续时间由电路参数决定。双稳态触发器具有两种稳定状态，外界触发脉冲消失后，保持状态不变。3、什么是量化单位和量化误差，减小量化误差可以从那几个方面考虑？答：量化过程中所取得最小的数量单位叫做量化单位。因为模拟电压是连续的，就不一定能被量化单位整除，在量化过程中就会引入误差，称为量化误差。减小量化误差可以将量化电平取在量化范围的中间值。作图题：1、555定时器的功能表如下， (1)该555定时器组成什么电路，（2）在题中输出电压的坐标上画出相应的输出波形。 555定时器功能表输入输出TH（uI1）（uI2）uOVTD状态0低导通1VCCVCC高截止1VCC不变不变1VCCV

23、CC低导通 1 3VCC 2 3VCC uo 0 0 uI ttDTHOUTVSSCO0.01FuOuIVCC12345678VCC555 解（1）该电路组成施密特触发器。 1 3VCC 2 3VCC uo 0 0 uI tt（2）波形图2、用74LS161来构成一个十二进制计数器。74LS161的功能表如图所示。 解：用异步清零端归零S121100 或：用同步置数端归零S111011 3、8选1数据选择器CC4512的逻辑功能如表所示，电路符号如图所示。用CC4512和最少的门电路产生如下逻辑函数，要求变量ABC分别对应于A2A1A0输入管脚，写出分析过程并在CC4512的框图上画出电路连接

24、图。CC4512功能表DISINHA2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D70101高阻解：逻辑函数： 电路连接图为：4、555定时器构成单稳态触发器如图（a）所示，输入如图（b）。画出电容电压uc和输出波形uo。 (a) (b)解：5、用5124的RAM扩展组成一个2K8位的存储器需要几片RAM，试画出它们的连接图，用图示RAM实现。答：需要8片RAM，同时做字扩展和位扩展。连接图如下：6、试用3线8线译码器74LS138和门电路实现下列函数。 Z（A、B、C）=AB+C STAY7Y5Y6Y4Y3Y2Y1Y

25、0STCSTBA0A1A274LS138 解：Z（A、B、C）=AB+C=AB(C+)+C（B+）=ABC+AB+BC+C= m 1+ m 3+ m 6+ m 7STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138CBA“1”&Z= 分析题：1、分析下列电路是几进制的计数器。 1 1解： 驱动方程： 输出方程： 特性方程： （1分）状态方程： 状态表 CP 00011011Q1Q0/Z/1/0/0/0Z0 0 0 0 101 0 1 1 002 1 0 1 103 1 1 0 01状态表或状态图任写一种即可归纳上述分析结果可知，该时序电路为同步4进制加法计数器。2、分析

26、图示电路的逻辑功能。要求有明确的分析步骤和过程并画出时序图。解：驱动方程： 代入特性方程求状态方程： 输出方程： 求各触发器的次态和电路输出，列状态转换图或状态转换表 时序图： 电路功能：有效循环的6个状态分别是05这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000001011111110100000所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y1。 3、分析图示电路的逻辑功能。解：此电路为同步时序电路驱动方程： ；输出方程：T触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态

27、方程：通过计算得状态表或状态转换图：时序图：电路功能：由状态图可以看出，当输入X 0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：0001101100当X1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即：0011100100可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。4、8位A/D输入满量程为10V，当输入下列电压时，数字量的输出分别为多少？（1）3.5V；（2）7.08V；（3）5.97V解：（1）第一步，当V时，因为VNVX，所以取d7=0，存储。第二步，当V时，因为VNVX，所以取d5=0，存储。如此重复比较下

28、去，经过8个时钟脉冲周期，转换结束，最后得到A/D转换器的转换结果d7d0=01011001，则该数字所对应的模拟输出电压为同理（2）10110101=7.0703125V(3)10011000=5.9375V设计题：1、用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。解：设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表 逻辑表达式 Y=AB+AC 逻辑电路图： 2、设计一个按自然态序变化的7进

29、制同步加法计数器，计数规则为逢七进一，产生一个进位输出。解：建立原始状态图： 因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。由于要求采用同步方案，故时钟方程为： 卡诺图化简输出方程： 卡诺图化简状态方程： 的卡诺图也可以画在一个图中。得状态方程：比较特性方程： 得驱动方程： 、 、 、电路图并检查电路能否自启动： 将111代入状态方程得次态为000，此电路能自启动。3、已知某同步时序电路状态图如图所示，完成以下任务（1）做出状态转换真值表；（2）若用D触发器实现，请求出相应的激励方程；（3）求输出方程；（4）画出电路图；解：（1）状态转换真值表（2

30、）求激励方程（3）求输出方程（4）作电路图（略）4、旅客列车分为特快、直快和慢车，它们的优先顺序为特快、直快、慢车。在同一时间里，只能有一趟列车从车站开出，即只能给出一个开车信号，试设计一个满足上述要求的组合逻辑电路。解：根据命题要求该排队电路有三个输入端A、B、C和三个输出端X、Y、Z，用A、B、C分别代表特快、直快、慢车，三趟车的开出信号分另为X、Y、Z。输入变量的赋值是：1表示该车要求开出，0表示该不要求开出，输出函数的赋值是：1表示列车可以开出，0表示不准列车开出。列出该题真值表如下： ABCXYZ000000001001010010011010100100101100110100111100用卡诺图化简后写出逻辑函数表达式： 根据表达式画出的逻辑图如图所示： 27