《微型计算机基本原理与应用》课件第 13章存储器及其接口.ppt

1、第第13章章 存储器及其接口存储器及其接口 本章主要内容本章主要内容1.半导体存储器及其典型芯片半导体存储器及其典型芯片2.存储器接口技术存储器接口技术3.高速缓存（高速缓存（Cache）技术）技术13.1 存储器概述存储器概述13.1.1 存储器的分类存储器的分类13.1.2 存储器的性能指标存储器的性能指标n计算机存储器的性能指标很多，例如存储容量、存取计算机存储器的性能指标很多，例如存储容量、存取速度、存储器的可靠性、性能价格比、功耗等。速度、存储器的可靠性、性能价格比、功耗等。n就功能和接口技术而言，最重要的性能指标是存储器就功能和接口技术而言，最重要的性能指标是存储器的的存储容量存储

2、容量和和存取速度存取速度。1.存储容量存储容量n存储容量是存储器可以容纳的二进制信息总量，即存存储容量是存储器可以容纳的二进制信息总量，即存储信息的总位数储信息的总位数(bits)，也称存储器的，也称存储器的位容量位容量。n设存储器芯片的地址线和数据线位数分别是设存储器芯片的地址线和数据线位数分别是p和和q，则，则该存储器芯片的编址单元总数为该存储器芯片的编址单元总数为2p，该存储器芯片的，该存储器芯片的位容量为位容量为2pq。2.存取速度存取速度n存储器的存取速度可用存储器的存取速度可用“存取时间存取时间”和和“存储周期存储周期”这两个时间参数来衡量。这两个时间参数来衡量。n“存取时间存取时

3、间”(Access Time)是指从是指从CPU发出有效存储发出有效存储器地址从而启动一次存储器读器地址从而启动一次存储器读/写操作，到该读写操作，到该读/写操作写操作完成所经历的时间。完成所经历的时间。n“存储周期存储周期”(memory cycle)是连续启动两次独立的存储器是连续启动两次独立的存储器操作所需的最小时间间隔。操作所需的最小时间间隔。n由于存储器在完成读由于存储器在完成读/写操作之后需要一段恢复时间，所以写操作之后需要一段恢复时间，所以通常通常存储器的存储周期略大于存储器的存取时间。存储器的存储周期略大于存储器的存取时间。n如果如果CPU在小于存储周期的时间之内连续启动两次存

4、储器在小于存储周期的时间之内连续启动两次存储器访问，那么存取结果的正确性将不能得到保证。访问，那么存取结果的正确性将不能得到保证。13.1.3 存储系统的层次结构存储系统的层次结构n单独用同一种类型的存储器很难同时满足单独用同一种类型的存储器很难同时满足容量大、速容量大、速度快及价格低度快及价格低这三方面的要求。这三方面的要求。n为了发挥各种不同类型存储器的长处，避开其弱点，为了发挥各种不同类型存储器的长处，避开其弱点，应把它们合理地组织起来，这就出现了存储系统层次应把它们合理地组织起来，这就出现了存储系统层次结构的概念。结构的概念。n实际计算机系统中的存储器层次结构如图实际计算机系统中的存储

5、器层次结构如图13.1所示。所示。图图13.1 存储系统的层次结构存储系统的层次结构CPU寄存器组寄存器组高速缓存高速缓存 (Cache)M1M4M3M2Mn外存外存1外存外存4外存外存3外存外存2外存外存m虚存虚存(virtual memory)主存主存外存外存n上述四级存储系统也可看成两个二级系统：上述四级存储系统也可看成两个二级系统：n 高速缓存高速缓存主存；主存；n 主存主存外存。外存。n这两个二级系统的基本功能和设计目标是不相同的，这两个二级系统的基本功能和设计目标是不相同的，前者的主要目的是为提高前者的主要目的是为提高CPU访问存储器的速度访问存储器的速度，而而后者是为了弥补主存容

6、量的不足。后者是为了弥补主存容量的不足。13.1.4 内存储器的基本结构及其数据组织内存储器的基本结构及其数据组织1.内存储器基本结构内存储器基本结构n计算机内存储器的基本结构及其与计算机内存储器的基本结构及其与CPU的连接情况如的连接情况如图图13.2所示，其中虚线框内为内存储器。该图中表示所示，其中虚线框内为内存储器。该图中表示了内存储器与了内存储器与CPU之间的地址、数据以及控制信息的之间的地址、数据以及控制信息的流动概况流动概况。图图13.2 内存储器基本结构内存储器基本结构CPU时序时序与与控制控制MAR地址译码器地址译码器读读/写驱动器写驱动器MDR存储体存储体MB存储单元存储单元

7、控制总线控制总线N位数据总线位数据总线M位地址总线位地址总线2.内存储器中的数据组织内存储器中的数据组织n在计算机存储系统中，作为一个整体一次读出或写入在计算机存储系统中，作为一个整体一次读出或写入存储器的数据称为存储器的数据称为“存储字存储字”。存储字的位数称为存储字的位数称为“字长字长”。n不同机器的字长有所不同，例如：不同机器的字长有所不同，例如：n8位机位机(如如8080/8085)的存储字是的存储字是8位字长位字长(即一个字节即一个字节)；n16位机位机(如如8086)的存储字是的存储字是16位字长；位字长；n32位机位机(如如80386、80486等等)的存储字是的存储字是32位字

8、长位字长。一个多字节的存储字在内存中的存放情况通常有两种不一个多字节的存储字在内存中的存放情况通常有两种不同的格式同的格式:n一种是一种是如在如在Intel 80 x86系统中那样：系统中那样：n一个多字节的存储字的地址是多个连续字节单元中最一个多字节的存储字的地址是多个连续字节单元中最低端字节单元的地址，而此低端字节单元的地址，而此最低端存储单元中存放的最低端存储单元中存放的是多字节存储字中最低字节。是多字节存储字中最低字节。n例如，例如，32位位(4字节字节)的存储字的存储字11223344H在内存中的存在内存中的存放情况如图放情况如图13.3(a)所示，该所示，该32位存储字的地址即是位

9、存储字的地址即是10000H。n这种数据存放格式有人称其为这种数据存放格式有人称其为“小尾存储格式小尾存储格式”(little endian memory format)；n另一种另一种存放格式刚好是相反的排列情况：存放格式刚好是相反的排列情况：例如，在例如，在Motorola的的680 x0系统中，系统中，32位存储字位存储字 11223344H的存放情况如图的存放情况如图13.3(b)所示所示.高字节数据高字节数据11H存放在最低地址单元存放在最低地址单元10000H中，中，32位位的存储字的地址的存储字的地址10000H指向最高字节的存储单元。指向最高字节的存储单元。有人称这种存放格式为

10、有人称这种存放格式为“大尾存储格式大尾存储格式”(big endian memory format)。图图13.3 多字节存储字的两种不同存放方式多字节存储字的两种不同存放方式44H33H22H11H11H22H33H44H10000H10001H10002H10003H10003H 10002H10001H 10000H(a)Intel 80 x86系统中系统中(b)Motorola 680 x0系统中系统中13.2 半导体存储器及其典型芯片半导体存储器及其典型芯片n半导体存储器从存储器工作特点及功能的角度，可分半导体存储器从存储器工作特点及功能的角度，可分为读写存储器为读写存储器RAM和只

11、读存储器和只读存储器ROM两大类，其具两大类，其具体分类如图体分类如图13.4所示。所示。n本节将对本节将对RAM和和ROM的工作原理及典型芯片进行分的工作原理及典型芯片进行分析和介绍。析和介绍。图图13.4 半导体存储器的分类半导体存储器的分类半导体存储器半导体存储器EEPROMEPROMPROM掩模式掩模式ROM动态动态RAMDRAM静态静态RAMSRAM可读写存储器可读写存储器RAM只读存储器只读存储器ROMVolatile memoryNon-Volatile memory 13.2.1 可读写存储器可读写存储器RAM1.静态静态RAM(SRAM)(1)静态静态RAM的基本存储单元的基

12、本存储单元n基本存储单元基本存储单元(cells)是组成存储器的基础和核心，用于存是组成存储器的基础和核心，用于存储一位二进制代码储一位二进制代码“0”或者或者“1”。静态静态RAM的基本存储单元通常由的基本存储单元通常由6个个MOS管组成，如图管组成，如图13.5所示。所示。图图13.5 六管静态六管静态RAM基本存储单元基本存储单元T6T8T7T5T3T4T2T1VccABD0X地址译码线(I/O)(I/O)接Y地址译码线D0SRAM的主要特点的主要特点n静态静态RAM存储电路存储电路MOS管较多，管较多，集成度不高集成度不高，同时由，同时由于于T1、T2管必定有一个导通，因而管必定有一个

13、导通，因而功耗较大功耗较大。n静态静态RAM的优点是的优点是不需要刷新电路不需要刷新电路，从而简化了外部，从而简化了外部控制逻辑电路，此外静态控制逻辑电路，此外静态RAM存取速度比动态存取速度比动态RAM快快，因而通常用作微型计算机系统中的，因而通常用作微型计算机系统中的高速缓存高速缓存(Cache)。(2)静态静态RAM芯片举例芯片举例n常用的静态常用的静态RAM芯片主要有芯片主要有6116、6264、62256、628128等。等。n下面重点介绍下面重点介绍6116芯片。芯片。n 6116芯片是芯片是2K8位的高速静态位的高速静态CMOS可读写存储器，可读写存储器，片内共有片内共有1638

14、4个基本存储单元。个基本存储单元。n6116的引脚如图的引脚如图13.6所示。所示。n6116的内部功能框图如图的内部功能框图如图13.7所示。所示。图图13.6 6116芯片引脚图芯片引脚图表表13-1 6116芯片的工作方式芯片的工作方式工作方式工作方式001读读010写写1未选未选CSWEOE图图13.7 6116芯片内部功能框图芯片内部功能框图(3)静态静态RAM组成的存储矩阵和存储模块组成的存储矩阵和存储模块n在微型计算机系统中，常利用存储矩阵和存储模块组在微型计算机系统中，常利用存储矩阵和存储模块组织内存空间。下面简单介绍如何使用静态织内存空间。下面简单介绍如何使用静态RAM构造存

15、构造存储矩阵和存储模块。储矩阵和存储模块。n2141芯片是芯片是4K1位的静态位的静态RAM，即它有，即它有4K个存储单个存储单元，每个存储单元的位数为元，每个存储单元的位数为1位，其引脚布局如图位，其引脚布局如图13.8所示。所示。n图图13.9则是利用则是利用2141芯片构造芯片构造16K8位存储矩阵的框位存储矩阵的框图。图。图图13.8 2141芯片引脚图芯片引脚图VccA10A7A6GND198765432181011121314151617A0WEDoutA5A4A3A2A1DinCSA11A9A8图图13.9 用用4kx1位芯片组成位芯片组成16kx8位存储矩阵位存储矩阵 Memo

16、ry System Design Using ICs nMemory system designers use commercially available RAM chips to design larger memory systems:the major steps in such memory designs are the following:n1.Based on speed and cost parameters,determining the types of memory ICs(static or dynamic)to be used in the design.n2.Se

17、lecting an available IC of the type selected above,based on access time requirements and other physical parameters,such as the restriction on the number of chips that can be used and the power requirements.It is generally better to select an IC with the largest capacity in order to reduce the number

18、 of ICs the system.n3.Determining the number of ICs neededN=(total memory capacity)/(chip capacity).4.Arranging the above N ICs in a P*Q matrix,where Q=(number of bits per word in memory system)/(number of bits per word in the ICs)and P=N/Q.n5.Designing the decoding circuitry to selcet a unique word

19、 corresponding to each address.n We have not addressed the issue of memory control in this design procedure.The control unit of the computer system,of which the memory is a part,should produce control signals to strobe the address into the MAR,enable read/write.and gate the data in and out of MBR at

20、 appropriate times.nThe following example illustrates the design.nExample 3.4 nDesign a 4K*8 memory using Intel 2114 RAM chips n1、Number of chips needed n =Total memory capacity/chip capacityn n =8n2、The memory sysetem MAR will have 12 bits,since 4K=4 1024=,the MBR will have 8 bits.n3、Since 2114s ar

21、e organized with four bits per word.two chips are used in forming a memory word of eight bits.Thus,the eight 2114s are arranged in four rows,with two chips per row.4K18K4212n4.The 2114 has 10 address lines.The least significant 10 bits of the memory system MAR are connected to the 10 address lines o

22、f each 2114.A 2-to-4 decoder is used to decode the most significant two bits of the MAR,to select one of the four rows of 2114 chips through the CS signal on each 2114 chips.n5.I/O lines of chips in each row are connected to the MBR.Note that these I/O lines are configured as tristate.The WE lines o

23、f all the 2114 chips are tied together to form the system WE.n nThe memory system is shown in Figure 3.25.nNote that the number of bits in the memory word can be increased in multiples of 4 simply by including additional columns of chips.If the number of words needs to be extended beyond 4K,addition

24、al decoding circuitry will be needed.n当存储器容量较大时，就需要在存储矩阵的基础上采当存储器容量较大时，就需要在存储矩阵的基础上采用模块式结构组织整个内存空间用模块式结构组织整个内存空间。n图图13.10 给出了一个给出了一个64K8位静态位静态RAM模块的具体线模块的具体线路图。路图。图图13.10 一个一个64Kx8位静态位静态RAM存储模块存储模块16 K8静态 RAM模块选择译码器写脉冲发生器8286(2片)芯片允许信号逻辑电路WECEA13 A0D7 D0OETAB第 1组第 2组第 3组CE3CE2CE1CE0D7 D0ABOETA15A14A

25、13 A0A15 A0A19 A16写控 MWTC读控 MRDC8286(1 片)读/写控制第 0 组地址总线A19 A0n在图在图13.10所示的这种存储器模块结构中，所示的这种存储器模块结构中，CPU输出的输出的地址信号实际上被划分为三个层次地址信号实际上被划分为三个层次(字段字段)来使用：来使用：高高4位地址位地址(A19A16)作作“模块选择模块选择”之用；之用；接下来的接下来的2位位(A15、A14)作为作为“组选择组选择”；剩下的剩下的14位位(A13A0)作为存储芯片的作为存储芯片的“片内地址片内地址”，片内地址用以选择芯片中的存储单元。片内地址用以选择芯片中的存储单元。整个地址

26、的分配情况如图整个地址的分配情况如图13.11所示。所示。图图13.11 存储地址的分配存储地址的分配A13A0A15A14A19A16A13A0A15A14A19A16模块选择组选择片内选择n例例13.1 n某计算机内存系统由某计算机内存系统由32K1位的位的SRAM芯片构成，内芯片构成，内存容量为存容量为1M字节，采用模块结构，每个模块字节，采用模块结构，每个模块128K字字节，每个模块分节，每个模块分4组。组。试计算为构成该存储器所需的芯片数，并给出地址分试计算为构成该存储器所需的芯片数，并给出地址分配情况配情况(“模块选择模块选择”、“组选择组选择”、“片内地址片内地址”各各占哪几位占

27、哪几位)。n解解:n为构成该存储器共需给定芯片：为构成该存储器共需给定芯片：1M8/32K1256(片片)n由于内存容量为由于内存容量为1M字节，所以内存地址为字节，所以内存地址为20位位(A19A0)。根据本题条件，具体分配如图根据本题条件，具体分配如图13.12所示。所示。图图13.12 例例13.1的地址分配的地址分配A14A0A16A15A19A17A14A0A16A15A19A17模块选择组选择片内选择2.动态动态RAM(DRAM)(1)DRAM基本存储单元电路基本存储单元电路n与静态与静态RAM一样，动态一样，动态RAM也是由许多也是由许多“基本存储基本存储单元单元”(cells)

28、按行、列形式构成的二维存储矩阵来组成按行、列形式构成的二维存储矩阵来组成的。的。n目前，动态目前，动态RAM基本存储单元是由一个基本存储单元是由一个MOS管和一个管和一个小电容构成，故称小电容构成，故称“单管动态单管动态RAM基本存储单元电基本存储单元电路路”，其结构如图，其结构如图13.13所示。所示。图图13.13 单管动态单管动态RAM基本存储单元电路基本存储单元电路刷新刷新放大器放大器列选择信号列选择信号行选择信号行选择信号数据输入数据输入/输出线输出线基本存储单元基本存储单元TCn由于任何电容均存在漏电效应，所以经过一段时间后由于任何电容均存在漏电效应，所以经过一段时间后电容上的电荷

29、会流失殆尽，所存信息也就丢失了。电容上的电荷会流失殆尽，所存信息也就丢失了。n对电容漏电而引起信息丢失这个问题的解决办法是定对电容漏电而引起信息丢失这个问题的解决办法是定期地对内存中所有动态期地对内存中所有动态RAM存储单元进行存储单元进行刷新刷新(refresh)，使原来表示逻辑使原来表示逻辑“1”电容上的电荷得到补充，电容上的电荷得到补充，而原来表示逻辑而原来表示逻辑“0”的电容仍保持无电荷状态。的电容仍保持无电荷状态。图图13.14动态动态RAM存储器阵列存储器阵列DRAM 的主要特点的主要特点n与静态与静态RAM相比，动态相比，动态RAM基本存储电路所用的基本存储电路所用的MOS管少，

30、从而可以提高存储器的存储密度并降低功管少，从而可以提高存储器的存储密度并降低功耗。耗。n动态动态RAM的的缺点是存取速度比静态缺点是存取速度比静态RAM慢；需要定慢；需要定时刷新，因此需增加相应的刷新支持电路时刷新，因此需增加相应的刷新支持电路；n此外，此外，在刷新期间在刷新期间CPU不能对内存模块启动读不能对内存模块启动读/写操作，写操作，从而损失了一部分有效存储器访问时间。从而损失了一部分有效存储器访问时间。nDRAM的的高存储密度、低功耗高存储密度、低功耗及每位及每位价格便宜价格便宜的突出的突出优点，使之非常适用于在需要较大存储容量的系统中优点，使之非常适用于在需要较大存储容量的系统中用

31、作主存储器。现代用作主存储器。现代PC机均采用各种类型的机均采用各种类型的DRAM作作为可读写主存。为可读写主存。(2)DRAM芯片的引脚信号及读写操作芯片的引脚信号及读写操作 为了具体理解动态为了具体理解动态RAM存储器的工作机理，清楚地存储器的工作机理，清楚地了解了解DRAM芯片的主要引脚信号及其读写特性是十分必芯片的主要引脚信号及其读写特性是十分必要的。要的。n下面以一个下面以一个1M1位的位的DRAM芯片为例进行概要说明。芯片为例进行概要说明。n该芯片的引脚信号情况如图该芯片的引脚信号情况如图13.15所示。所示。图图13.15 DRAM芯片引脚信号芯片引脚信号A0RASCASDout

32、DinWEA1A2A3A4A5A6A7A8A9图图13.16 DRAM芯片的操作时序芯片的操作时序(3)DRAM芯片举例芯片举例nMotorola MCM 511000A是是1M1位的高速位的高速DRAM芯片，芯片，片内共有片内共有1048576个基本存储单元。个基本存储单元。n图图13.17是是MCM 511000A的引脚分布图。的引脚分布图。n在芯片的在芯片的20个引脚中，个引脚中，A0A9是是10条地址线，被行地址输条地址线，被行地址输入和列地址输入分时复用，以减少引脚数目；入和列地址输入分时复用，以减少引脚数目；D和和Q分别分别是数据输入和数据输出线；是数据输入和数据输出线；VCC是电

33、源线，是电源线，VSS是接地线；是接地线；n此外，控制信号线有：此外，控制信号线有：读读/写控制写控制W(高电平为读操作，低高电平为读操作，低电平为写操作电平为写操作)、行地址选通、行地址选通RAS、列地址选通、列地址选通CAS、测、测试功能控制试功能控制TF(Test Function)、无连接、无连接NC(未用未用)。MCM 511000A芯片内部功能框图如图芯片内部功能框图如图13.18所示。所示。图图13.17 511000A引脚图引脚图VssCAS1109876543215161718192011121413DA0NCTFRASWVccA2A1A3A9A7A8A5A4A6QNC图图1

34、3.18 MCM 511000A内部功能框图内部功能框图13.2.2 只读存储器只读存储器ROM1.掩模式掩模式ROM(Masked ROM)2.可编程只读存储器可编程只读存储器PROM(Programmable ROM)3.可擦除可编程只读存储器可擦除可编程只读存储器EPROM(Erasable PROM)nEPROM的基本存储单元的基本存储单元nEPROM基本存储单元大多采用浮栅基本存储单元大多采用浮栅MOS管管(Floating gate Avalanche injection MOS，简记为，简记为FAMOS管管，浮栅雪崩注浮栅雪崩注入入MOS管管)。nFAMOS管有管有P沟和沟和N沟

35、两种，沟两种，P沟浮栅沟浮栅MOS管管EPROM基本基本存储电路如图存储电路如图13.21(a)所示。所示。图图13.21 P沟道浮栅沟道浮栅MOS管管EPROM的存储电路的存储电路N衬底P+P+S(源极)SiO2浮栅D(漏极)DSVcc位线输出位线浮栅管行线nEPROM芯片上方有一个石英玻璃窗口，当用一定波芯片上方有一个石英玻璃窗口，当用一定波长长(如如2537 A)一定光强一定光强(如如12000 w/cm）的紫外线透的紫外线透过窗口照射时，所有存储电路中浮栅上的电荷会形成过窗口照射时，所有存储电路中浮栅上的电荷会形成光电流泄放掉，使浮栅恢复初态。光电流泄放掉，使浮栅恢复初态。n一般照射一

36、般照射2030分钟后，读出各单元的内容均为分钟后，读出各单元的内容均为FFH，说明说明EPROM中内容已被擦除。中内容已被擦除。4.电可擦除可编程只读存储器电可擦除可编程只读存储器EEPROM(Electrically EPROM)nEPROM虽然可以多次编程，具有较好的灵活性，但虽然可以多次编程，具有较好的灵活性，但在整个芯片中即使只有一个二进制位需要修改，也必在整个芯片中即使只有一个二进制位需要修改，也必须将芯片从机器须将芯片从机器(或板卡或板卡)上拔下来利用紫外线光源擦除上拔下来利用紫外线光源擦除后重写，因而给实际使用带来不便。后重写，因而给实际使用带来不便。n电可擦除可编程只读存储器电

37、可擦除可编程只读存储器EEPROM也称也称E2PROM。E2PROM管子的结构示意图如图管子的结构示意图如图13.24所示。所示。图图13.24 EEPROM结构示意图结构示意图n在在EEPROM中，使浮动栅带上电荷与消去电荷的方法中，使浮动栅带上电荷与消去电荷的方法与与EPROM是不同的。是不同的。n在在EEPROM中，漏极上面增加了一个中，漏极上面增加了一个隧道二极管隧道二极管，它，它在第二栅极在第二栅极(控制栅控制栅)与漏极之间的电压与漏极之间的电压VG的作用下的作用下(实实际为电场作用下际为电场作用下)，可以使电荷通过它流向浮空栅，可以使电荷通过它流向浮空栅，即，即起编程作用；起编程作

38、用；n若若VG的极性相反也可以使电荷从浮动栅流向漏极，即的极性相反也可以使电荷从浮动栅流向漏极，即起擦除作用起擦除作用。编程与擦除所用的电流是极小的，可用。编程与擦除所用的电流是极小的，可用普通的电源供给。普通的电源供给。n与与EPROM擦除时把整个芯片的内容全变成擦除时把整个芯片的内容全变成“1”不同，不同，EEPROM的擦除可以按字节分别进行，的擦除可以按字节分别进行，这是这是EEPROM的优点之一。的优点之一。n字节的编程和擦除都只需字节的编程和擦除都只需10ms，并且不需要将芯片从，并且不需要将芯片从机器上拔下以及诸如用紫外线光源照射等特殊操作，机器上拔下以及诸如用紫外线光源照射等特殊

39、操作，因此可以在线进行擦除和编程写入。因此可以在线进行擦除和编程写入。n这就特别适合在现代嵌入式系统中用这就特别适合在现代嵌入式系统中用EEPROM保存一保存一些偶尔需要修改的少量数据。些偶尔需要修改的少量数据。5.闪存闪存(FLASH MEMORY)n闪存也称快擦写存储器，有人也简称之闪存也称快擦写存储器，有人也简称之Flash。n从基本工作原理上看，闪存属于从基本工作原理上看，闪存属于ROM型存储器，但由型存储器，但由于它又可以随时改写其中的信息，所以从功能上看，于它又可以随时改写其中的信息，所以从功能上看，它又相当于随机存储器它又相当于随机存储器RAM。n从这个意义上说，传统的从这个意义

40、上说，传统的ROM与与RAM的界限和区别的界限和区别在闪存上已不明显。在闪存上已不明显。(1)闪存的主要特点闪存的主要特点n 可按字节、区块或页面快速进行擦除和编程操作，可按字节、区块或页面快速进行擦除和编程操作，也可按整片进行擦除和编程，其页面访问速度可达几也可按整片进行擦除和编程，其页面访问速度可达几十至十至200ns；n 片内有片内有命令寄存器命令寄存器和和状态寄存器状态寄存器，因而，因而具有内部编具有内部编程控制逻辑程控制逻辑，当进行擦除和编程写入时，可由内部逻，当进行擦除和编程写入时，可由内部逻辑控制操作。辑控制操作。n 采用命令方式可以使闪存进入各种不同的工作方式，采用命令方式可以

41、使闪存进入各种不同的工作方式，例如整片擦除、按页擦除、整片编程、分页编程、字例如整片擦除、按页擦除、整片编程、分页编程、字节编程、进入备用方式、读识别码等；节编程、进入备用方式、读识别码等；n 可进行在线擦除与编程可进行在线擦除与编程，擦除和编程写入均无需把，擦除和编程写入均无需把芯片取下；芯片取下；n 某些产品可自行产生编程电压某些产品可自行产生编程电压(VPP)，因而只用，因而只用VCC供电，在通常的工作状态下即可实现编程操作；供电，在通常的工作状态下即可实现编程操作；n 可实现很高的信息存储密度可实现很高的信息存储密度。(2)闪存的单元电路结构闪存的单元电路结构n若浮空栅上保存有电荷，若

42、浮空栅上保存有电荷，则在源则在源(S)、漏、漏(D)极之间形成极之间形成导电沟道，达到一种稳定状态，可以定义该基本存储导电沟道，达到一种稳定状态，可以定义该基本存储单元电路保存单元电路保存信息信息“0”；n若浮空栅上没有电荷存在，若浮空栅上没有电荷存在，则在源、漏之间无法形成则在源、漏之间无法形成导电沟道，为另一种稳定状态，可以定义它保存导电沟道，为另一种稳定状态，可以定义它保存信息信息“1”。图图13.26 闪存的基本存储单元电路结构、逻辑符号及存储阵列闪存的基本存储单元电路结构、逻辑符号及存储阵列(a)电路结构及逻辑符号电路结构及逻辑符号(b)存储阵列存储阵列 图图13.27 闪存的擦除与

43、编程闪存的擦除与编程(a)擦除：从浮空栅移走电荷擦除：从浮空栅移走电荷(b)编程：向浮空栅增加电荷编程：向浮空栅增加电荷13.3 存储器接口技术存储器接口技术13.3.1 存储器与存储器与CPU连接时应考虑的问题连接时应考虑的问题 1.CPU总线的负载能力总线的负载能力 2.CPU的时序和存储器的存取速度之间的配合的时序和存储器的存取速度之间的配合 3.存储器的地址分配和片选存储器的地址分配和片选 4.控制信号的连接控制信号的连接13.3.2 存储器接口中的片选控制存储器接口中的片选控制1.地址译码器地址译码器nCPU对存储器进行读写时，首先要对存储芯片进行选对存储器进行读写时，首先要对存储芯

44、片进行选择择(称为片选称为片选)，然后从被选中的存储芯片中选择所要读，然后从被选中的存储芯片中选择所要读写的存储单元。写的存储单元。n片选是通过地址译码来实现的，片选是通过地址译码来实现的，74LS138是一种常用是一种常用的译码器电路，其引脚和逻辑电路图如图的译码器电路，其引脚和逻辑电路图如图13.28所示。所示。图图13.28 74LS138引脚和逻辑电路图引脚和逻辑电路图表表13-5 74LS138的功能表的功能表G1G2AG2BCBA译码器的输出译码器的输出100000Y0=0，其余均为，其余均为1100001Y1=0，其余均为，其余均为1100010Y2=0，其余均为，其余均为110

45、0011Y3=0，其余均为，其余均为1100100Y4=0，其余均为，其余均为1100101Y5=0，其余均为，其余均为1100110Y6=0，其余均为，其余均为1100111Y7=0，其余均为，其余均为1其余情况其余情况Y7Y0全为全为02.实现片选控制的三种方式实现片选控制的三种方式(1)全译码方式全译码方式n全译码方式就是除了将地址总线的低位地址直接连至全译码方式就是除了将地址总线的低位地址直接连至各存储芯片的地址线外，将所有余下的高位地址全部各存储芯片的地址线外，将所有余下的高位地址全部用于译码，译码输出作为各存储芯片的片选信号。用于译码，译码输出作为各存储芯片的片选信号。n优点是优点

46、是存储器中每一存储单元都有惟一确定的地址。存储器中每一存储单元都有惟一确定的地址。n缺点是缺点是译码电路比较复杂译码电路比较复杂(相对于部分译码相对于部分译码)。n一个采用全译码方式实现片选控制的一个采用全译码方式实现片选控制的RAM子系统如图子系统如图13.29所示。所示。图图13.29 采用全译码方式实现片选控制的采用全译码方式实现片选控制的RAM子系统子系统2134n这种片选控制方式可以提供对整个存储空间的寻址能这种片选控制方式可以提供对整个存储空间的寻址能力。力。n即使不需要使用全部地址空间也可采用全译码方式，即使不需要使用全部地址空间也可采用全译码方式，多余的译码输出多余的译码输出(

47、如图如图13.29中的中的Y4Y7)暂时不用，暂时不用，可留作需要时扩充。可留作需要时扩充。表表13-6 各存储芯片的地址范围各存储芯片的地址范围芯片芯片高位地址高位地址低位地址低位地址地址范围地址范围A19A18A17A16A15A14A13A12A11A10A9A8A01111110000000 0F8000HF87FFH(2KB)111110000111 12111110001000 0F8800HF8FFFH(2KB)111110001111 13111110010000 0F9000HF97FFH(2KB)111110010111 14111110011000 0F9800HF9FF

48、FH(2KB)111110011111 1(2)部分译码方式部分译码方式n所谓部分译码方式就是只选用地址总线高位地址的一所谓部分译码方式就是只选用地址总线高位地址的一部分部分(而不是全部而不是全部)进行译码，以产生各个存储器芯片的进行译码，以产生各个存储器芯片的片选信号。片选信号。q 例如在图例如在图13.35所示的片选译码电路中，所示的片选译码电路中，假设高位地址假设高位地址A19不参加译码，不参加译码，把译码器把译码器74LS138的的G1端接端接+5V，则，则A19无论是无论是“0”还是还是“1”，只要，只要A18A1111110000，均能使均能使74LS138的的Y0输出有效输出有效

49、(为低电平为低电平)，从而选中存，从而选中存储芯片储芯片1。q 这样，存储芯片这样，存储芯片1的地址范围就是的地址范围就是 78000H787FFH(当当A190时时)或或F8000HF87FFH(当当A191时时)，即出现了一个存储单元可以由两个地址码来选中，即出现了一个存储单元可以由两个地址码来选中的现象的现象(其他存储芯片的情况与此相同其他存储芯片的情况与此相同)。n这种一个存储单元有多个地址与其对应的现象为这种一个存储单元有多个地址与其对应的现象为“地地址重叠址重叠”。n上述是假设上述是假设A19一位地址不参加译码，则一个存储单元一位地址不参加译码，则一个存储单元有两个地址与其对应。显

50、然，如果有有两个地址与其对应。显然，如果有n位地址不参加译位地址不参加译码，则一个存储单元将有码，则一个存储单元将有2n个地址与其对应。个地址与其对应。n优点优点:片选译码电路比较简单片选译码电路比较简单;n缺点缺点:存储空间中存在地址重叠区，使用时应予以注意。存储空间中存在地址重叠区，使用时应予以注意。(3)线选方式线选方式线选方式就是将地址总线的高位地址不经过译码，直线选方式就是将地址总线的高位地址不经过译码，直接将它们作为片选信号接至各存储芯片的片选输入端，接将它们作为片选信号接至各存储芯片的片选输入端，即采用线选方式，即采用线选方式，根本不需要使用片选译码器根本不需要使用片选译码器。图