湖大微机原理及其应用-第3章.ppt

1、第3章 半导体存储器半导体存储器 存储器概述存储器概述 半导体存储器半导体存储器 存储器与存储器与CPU的连接的连接 存储器的工作原理存储器的工作原理 了解存储器的工作原理和外部特性了解存储器的工作原理和外部特性 掌握微机中存储系统的结构掌握微机中存储系统的结构 学会利用现有的存储器芯片构成所学会利用现有的存储器芯片构成所需内存系统需内存系统。3.1 概述概述存储器是计算机系统中具有记忆功能记忆功能的部件，它由大量的记忆单元记忆单元(或称基本的存储电路)组成,用来存放用二进制数二进制数表示的程序和数据。存储器由存储器由两部分两部分组成，一类位于组成，一类位于“主机主机”内部，简称内部，简称“主

2、存主存”，这类存储器的主要特征是这类存储器的主要特征是CPU可以按地可以按地址直接访问其中的任何一个单元址直接访问其中的任何一个单元;现代计算机在现代计算机在“主存主存”和和CPU之间增设之间增设了了“高速缓冲存储器高速缓冲存储器”（Cache）；）；Cache和和“主存主存”构成构成“内存内存”；在没有在没有Cache的系统中，的系统中，“主存主存”也称也称作作“内存内存”。CPU运行时从内存中取出运行时从内存中取出指令指令加以执行；加以执行；程序执行过程中也可要到存储器存取程序执行过程中也可要到存储器存取数据；数据；因此因此计算机每完成一条指令，计算机每完成一条指令，至少至少要访问要访问一

3、一次次内存。内存。另一类是另一类是辅助存储器辅助存储器，也称为外部存储器，简称，也称为外部存储器，简称“辅存辅存”或或“外存外存”；外存目前主要采用外存目前主要采用磁表面磁表面存储和存储和光光存储器件存储器件;它们通过它们通过专用专用接口电路与接口电路与CPUCPU相连接，相当于一台相连接，相当于一台外部设备外部设备；辅存的重要特征是辅存的重要特征是CPUCPU只能只能以以“块块”为单位为单位访问这访问这类存储器；类存储器；在电源在电源关闭关闭后，辅存中的信息仍然可以后，辅存中的信息仍然可以长期保存长期保存。速度快速度快容量小容量小速度慢速度慢容量大容量大寄存器寄存器内部内部Cache外部外部

4、Cache主存储器主存储器辅助存储器辅助存储器大容量辅助存储器大容量辅助存储器CPU 衡量存储器的指标主要有三个：衡量存储器的指标主要有三个：容量容量、速度速度和和价格价格/位位 一般来说，一般来说，速度高的存储器，价格速度高的存储器，价格/位也高，因此容量位也高，因此容量不会太大。不会太大。相对而言，相对而言，内存容量小、速度快，外存容量很大、速内存容量小、速度快，外存容量很大、速度慢度慢，如：，如：CDCD光盘光盘可达可达650650MBMB（1MB=1024KB1MB=1024KB）DVDDVD光盘光盘达达4.74.7GBGB（1GB=1024MB1GB=1024MB）硬盘硬盘已达几百已

5、达几百GBGB至几至几TBTB（1TB=1024GB1TB=1024GB）3.1.1 半导体存储器的分类 按器件制造原理分，有双极型双极型存储器和MOS型存储器；按存取方式来分，有随机存取随机存取存储器RAM（Random Access Memory）和只读只读存储器ROM（Read Only Memory）按存储原理来分，有静态静态存储器RAM（Static-RAM）和动态动态存储器DRAM（Dynamic-RAM）。新型的闪速闪速存储器（Flash Memory），它既具有RAM易读易写、体积小、集成度高、速度快等优点，又有ROM断电后信息不丢失等优点，是一种很有前途很有前途的半导体存储器

6、。半导体存储器静态随机SRAM动态随机DRAM一次性编程PROM可擦除EPROM紫外光擦除UREPROM电擦除EEPROM读写存储器RAM只读存储器ROM双极型MOS掩膜ROM可编程ROM半导体存储器分类3.1.2 半导体存储器的组成半导体存储器的组成 半导体存储器由地址寄存器，译码电路、存储体、读半导体存储器由地址寄存器，译码电路、存储体、读/写控制电写控制电路、数据寄存器、控制逻辑等路、数据寄存器、控制逻辑等6个部分个部分组成。组成。ABDB 启动启动片选片选读读/写写存储器的基本组成 2.译码驱动电路(1)单译码方式单译码方式 Ap-1Ap-2A1A0N 取 1 译 码 器基本存储电路p

7、个输入M位位位位线线D0D1DM1N根字线根字线N=2p 个地址个地址W0W1 选中的字线输出M位Wn-1输出缓冲放大器 图3.3单译码寻址示意图(2)双译码方式双译码方式A0A1A2A3A4X0X31.W0,0W31,0W0,31W31,31Y0Y31基本存储电路R/W控制Y(列)地址译码及I/O控制数据输入数据输出A5A6A7A8A9 X(行)地址译码器 图3.4 双译码结构示意图 在半导体存储器芯片中，常采用在半导体存储器芯片中，常采用字结构字结构方式；方式；即将存储单元的即将存储单元的8位都集成在一块芯片内位都集成在一块芯片内，如：，如：Intel 2764、Intel 6264 的存

8、储容量均为的存储容量均为8K8bit 也有芯片采用也有芯片采用位结构位结构方式；方式；即集成的只是各存储单元的即集成的只是各存储单元的一位或几位一位或几位；如：如：Intel 2164A 其存储容量为其存储容量为64K1bit Intel 2114 其存储容量为其存储容量为1K4bit。3.控制逻辑 依据接受的来自依据接受的来自CPUCPU的的启动启动、片选片选和和读读/写写命令等信号，命令等信号，协协调调存储器内部电路的动作，以存储器内部电路的动作，以保证保证CPUCPU顺利完成对存储器顺利完成对存储器的读、写操作。的读、写操作。存储器芯片的存储器芯片的片选片选端引脚一般用端引脚一般用 或或

9、 来表示。有效时，来表示。有效时，可以对该芯片进行读可以对该芯片进行读/写操作；无效时，芯片与数据总线写操作；无效时，芯片与数据总线隔离，并可隔离，并可降低芯片内部功耗降低芯片内部功耗。存储芯片的读存储芯片的读/写控制一般有两个控制端，如，写控制一般有两个控制端，如，SRAMSRAM用用 （输出允许，即（输出允许，即读允许读允许）和）和 （写允许写允许）表示。）表示。WECEOECS3.1.3 半导体存储器芯片的性能指标半导体存储器芯片的性能指标1.1.存储容量（存放二进制信息的总位数存储容量（存放二进制信息的总位数）存储容量存储容量=存储单元个数存储单元个数每个存储单元的位数每个存储单元的位

10、数常用单位：常用单位：KB、MB、GB、TB其中：其中：1kB=210B 1M=210kB=220B 1GB=210MB=230B 1TB=210GB=240B2.2.存取时间存取时间存取时间是CPU访问一次一次存储器所需的时间；存储周期则是指连续两次连续两次访问存储器之间所需的最小最小时间；存储周期等于存取时间加上加上存储器的恢复恢复时间；存储周期为0.1ms表示每秒钟可以存取l l万次万次，10ns意味着每秒钟存取1 1亿次亿次；目前微机内存读写时间一般在十纳秒十纳秒以内；高速缓冲存储器（Cache）的存取速度更快更快。（3）功耗 功耗指每个存储单元所消耗的功率，单位为W/单元单元 也有用

11、每块芯片总功率来表示功耗的，单位为mW/片片 使用低功耗存储器芯片构成存储系统不仅可以减少对电源容量电源容量的要求，而且还可以减少发热量发热量，提高存储系统的稳定性。稳定性。4.电源电源有的芯片只要有的芯片只要单一单一+5V+5V，而有的要，而有的要多种电源多种电源才能工作，例如才能工作，例如12V12V，5V5V等。等。5.5.可靠性可靠性存储器的可靠性存储器的可靠性取决于取决于构成存储器的构成存储器的芯片芯片、配件质量配件质量及及组装技术组装技术 3.2 随机存取存储器随机存取存储器RAM3.2.1 静态随机存储器静态随机存储器SRAM1.静态随机存储器工作原理静态随机存储器（SRAM）常

12、采用采用触发器电路构 成一个二进制的存储单元，这种触发器一般由6 6个晶个晶体管体管组成。RAM用来存放程序、输入输入/输出输出数据、运算的中间结果中间结果等 其存储的内容既可随时读出读出，也可随时写入写入；掉电后内容会全部丢失。全部丢失。图3.5 六管静态RAM基本存储电路Y地址译码地址译码VccV7 I/OV8 I/OV3V4V5V2V6A V1B DiDiX地址译码地址译码V1V2是工作管工作管；V3V4是负载管负载管；V5V6是控制管控制管；V7V8也是控制管控制管，它们为同一列线上的存储单元共用。特点：特点：(1)不需要刷新，简化外围电路。不需要刷新，简化外围电路。(2)内部管子较多

13、，功耗大，集成度低。内部管子较多，功耗大，集成度低。典型的静态典型的静态RAM芯片芯片 SRAMSRAM的芯片有的芯片有不同的规格不同的规格，常用常用的有的有 21012101（2562564 4位）、位）、21022102（1K1K1 1位）、位）、21142114（1K1K4 4位）、位）、41184118（1K1K8 8位）、位）、61166116（2K2K8 8位）、位）、62646264（8K8K8 8位）和位）和 6225662256（32K32K8 8位）等。位）等。随着大规模集成电路的发展，随着大规模集成电路的发展，SRAMSRAM的的集成度集成度也在也在不断增大不断增大。现以

14、。现以21142114为例进行简单介绍。为例进行简单介绍。2.2114 SRAM（1K4）.图3.6 2114 SRAM的结构和引脚配置 图图3.63.6中，将中，将40964096存储位（存储位（102410244=4096bit4=4096bit）排成）排成一个一个64646464的存储矩阵。的存储矩阵。芯片内部采用芯片内部采用两级译码两级译码，分为列选和行选，其中：，分为列选和行选，其中：A A4 4A A9 9用于行译码，可选择用于行译码，可选择6464行行中的任一行；中的任一行；A A0 0A A3 3用于列译码，产生的用于列译码，产生的1616条译码输出线，用来对条译码输出线，用来

15、对6464列列存储位进行选择，这样每一条译码输出线可存储位进行选择，这样每一条译码输出线可同同时选中时选中4 4列列。矩阵译码的结果会有某一行与某矩阵译码的结果会有某一行与某4 4列被列被交叉选中交叉选中，即，即一次可以同时选中一次可以同时选中4 4个存储位个存储位。这样这样CPUCPU对对21142114访问时访问时可选择可选择10241024个单元中任何一个，个单元中任何一个，每次可与每次可与4 4个位存储电路同时交换信息。个位存储电路同时交换信息。1.DRAM工作原理工作原理动态随机存储器（DRAM）的基本单元电路可以采用4管电路或单管电路。由于单管电路元件数量少，芯片集成度高，所以被普

16、遍使用。3.2.2 动态随机存储器（动态随机存储器（DRAM）图3.7 单管动态存储单元电路图 2.DRAM芯片介绍芯片介绍 2164A2164A是容量为是容量为64K64K1 1位位的动态随机存储器芯片，片的动态随机存储器芯片，片内含有内含有64K64K个存储单元，所以需要个存储单元，所以需要1616位地址线寻址。位地址线寻址。为为减少减少地址线引脚数目，把片内地址划分为地址线引脚数目，把片内地址划分为“行地址行地址”和和“列地址列地址”两组两组，分时从芯片的，分时从芯片的8 8条地址引脚输入。条地址引脚输入。所以，所以，DRAMDRAM芯片地址引脚只有它内部地址线的芯片地址引脚只有它内部地

17、址线的一半一半。典型的动态典型的动态RAM芯片芯片 图3.8 Intel 2164 DRAM芯片引脚图GNDDinA7A5A4A3A6DoutVCCA0A1A2NC21641 168 9WERASCASA0A7：地址输入：地址输入 CAS：列地址选通：列地址选通 RAS：行地址选通：行地址选通 WE：写允许：写允许 Din：数据输入：数据输入 Dout：数据输出：数据输出 Vcc：电源：电源 GND：地：地.译码器译码器RAM单元阵列 256256门电路输入输出缓冲器行地址缓冲与锁存器列地址缓冲与锁存器时钟发生A7 A0256条256条DIN DOUTCAS(列)RAS(行)WE图3.9 21

18、64A内部结构图3.3 只读存储器只读存储器（ROM）ROMROM具有具有掉电后信息不会丢失掉电后信息不会丢失的特点，的特点，弥补了弥补了RAMRAM性能上的不足，也是计算机的一个性能上的不足，也是计算机的一个重要部件重要部件。ROM主要由地址主要由地址寄存器寄存器、地址译码器地址译码器、存储单元矩阵存储单元矩阵、输出缓冲器输出缓冲器、芯片选择逻辑芯片选择逻辑等部件组成。等部件组成。图3.10 只读存储器结构1.掩膜型只读存储器（MROM）掩膜掩膜ROMROM芯片内芯片内每一个二进制位对应于一个每一个二进制位对应于一个MOSMOS管管，该位上存储的信息取决于这个该位上存储的信息取决于这个MOS

19、MOS管的栅极是否被连管的栅极是否被连接到字线上。接到字线上。栅极被连接栅极被连接，该单元被选中时，漏极与，该单元被选中时，漏极与“地地”相通，相通，输出低电平，该位存储的信息就输出低电平，该位存储的信息就是是0 0。栅极未连接时栅极未连接时，尽管字线被选中，输出端与，尽管字线被选中，输出端与“地地”仍然不能导通，输出高电平，对应的信息仍然不能导通，输出高电平，对应的信息为为1 1。MROMMROM芯片生产芯片生产成本低成本低，适合于，适合于批量大批量大，程序和数据，程序和数据已经成熟且已经成熟且不需要修改不需要修改的场合。的场合。R R R RVCC1234字线位4 位3 位2 位1输出数据

20、位图4.12 二极管ROM二极管二极管ROM阵列阵列4 3 2 1位位字字12340000001101011010用用MOS三极三极管取代二极管便构成了管取代二极管便构成了MOS ROM阵列阵列字线1字线2 字线3字线4字地址译码器VDDD4 D3 D2 D1A1A000011011位线1位线2位线3位线44 3 2 1位位字字12340010110111100100D4 D3 D2 D1图4.13 MOS管ROM阵列 A5 A6 A7 A8 A9A0A1A2A3A4VCC图4.14 复合译码的MOS ROM电路A0A1A2A3A4A5A6A7图4.15 一种双极型ROM的结构图2.可编程只读

21、存储器（PROM）基本存储单元是一只晶体管或基本存储单元是一只晶体管或MOSMOS管，它的每一个单管，它的每一个单元电路内元电路内串接串接有一段有一段“熔丝熔丝”。芯片出厂时，所有。芯片出厂时，所有“熔丝熔丝”均处于连通状态，每一个单元存储的信息同均处于连通状态，每一个单元存储的信息同为为全全“0”0”或全或全“1”1”。用户在使用该芯片时，可以用户在使用该芯片时，可以有选择有选择地将部分单元电路地将部分单元电路通以较大的电流，将该电路上的通以较大的电流，将该电路上的“熔丝熔丝”烧断烧断。“熔丝熔丝”被烧断后，该位所储存的信息就由原来的被烧断后，该位所储存的信息就由原来的“0”0”变为变为“1

22、”1”，或者由，或者由“1”1”变为变为“0”0”。PROMPROM靠存储单元中的熔丝是否靠存储单元中的熔丝是否熔断熔断来存储信息来存储信息0 0和和1 1。一旦存储单元的熔丝被烧断就一旦存储单元的熔丝被烧断就不能恢复不能恢复。因此，。因此，PROM只能写入一次只能写入一次。图4.16 熔丝式PROM的基本存储结构3.紫外光擦除可编程只读存储器（紫外光擦除可编程只读存储器（EPROM）常用浮栅型常用浮栅型MOSMOS管作存储单元。新出厂的管作存储单元。新出厂的“干干净净”EPROMEPROM每位均为每位均为1 1状态。状态。对对EPROMEPROM的的编程编程是用电信号控制将有关位由原来的是用

23、电信号控制将有关位由原来的1 1改改写为写为0 0的过程；的过程；对对EPROMEPROM的的擦除擦除过程则是用过程则是用紫外光照射紫外光照射，即用高能光，即用高能光子将浮栅上的电子驱逐出去，使其返回基片，相应位子将浮栅上的电子驱逐出去，使其返回基片，相应位由原来的由原来的0 0变为变为1 1状态。状态。由于紫外光通过由于紫外光通过EPROMEPROM的石英窗口对整个芯片的所有的石英窗口对整个芯片的所有单元都发生作用，所以单元都发生作用，所以一次擦除便使整个芯片恢复为一次擦除便使整个芯片恢复为全全1 1状态，部分擦除是不行的。状态，部分擦除是不行的。PPSD SIO2 SIO2+N基底源极漏极

24、多晶硅浮置栅字选线浮置栅场效应管位线(a)EPROM的基本存储结构(b)浮置栅雪崩注入型场效应管结构4.电可擦除可编程电可擦除可编程ROM（EEPROM）5.Flash存储器存储器 特点：特点：(1)固有的非易失性固有的非易失性 它不同于静态它不同于静态RAM，不需要备用电池不需要备用电池来确保来确保数据存留，也数据存留，也不需要磁盘不需要磁盘作为动态作为动态RAM的的后备存后备存储器。储器。(2)经济的高密度经济的高密度 Intel的的1M位闪速存储器的成本按每位计要比位闪速存储器的成本按每位计要比静态静态RAM低一半以上低一半以上。闪速存储器的成本仅比容。闪速存储器的成本仅比容量相同的动态

25、量相同的动态RAM稍高，但却稍高，但却节省节省了辅助存储器了辅助存储器（磁盘）的额外费用和空间。（磁盘）的额外费用和空间。特点：特点：(3)可直接执行可直接执行 由于省去了从磁盘到由于省去了从磁盘到RAM的加载步骤，查询或的加载步骤，查询或等待时间仅决定于闪速存储器，用户可充分享受程等待时间仅决定于闪速存储器，用户可充分享受程序和文件的序和文件的高速存取高速存取以及系统的以及系统的迅速启动迅速启动。(4)固态性能固态性能 闪速存储器是一种闪速存储器是一种低功耗低功耗、高密度高密度且且没有移动没有移动部分部分的半导体技术。便携式计算机不再需要消耗电的半导体技术。便携式计算机不再需要消耗电池以维持

26、磁盘驱动器运行，或由于磁盘组件而额外池以维持磁盘驱动器运行，或由于磁盘组件而额外增加体积和重量。用户不必再担心工作条件变坏时增加体积和重量。用户不必再担心工作条件变坏时磁盘会发生故障。磁盘会发生故障。3.4 3.4 存储器与存储器与CPU的接口技术的接口技术数据总线控制总线CPU地址总线 存 储 器3.4.1 存储器与存储器与CPU的连接的连接CPU与存储器连接示意图与存储器连接示意图1.1.CPU总线的负载能力。总线的负载能力。(1)直流负载能力直流负载能力 一个一个TTLTTL电平电平(2)电容负载能力电容负载能力 100PF100PF 由于存储器芯片是由于存储器芯片是MOSMOS器件，直

27、流负载很小，器件，直流负载很小，它的输入电容为它的输入电容为5 510PF10PF。所以。所以:a.a.小系统中，小系统中，CPU与存储器可直连，与存储器可直连，b.b.大系统常加驱动器大系统常加驱动器,在在8086系统中系统中,常用常用8226、8227总线收发器实现驱动。总线收发器实现驱动。2.CPU的时序和存储器芯片存取速度的配合的时序和存储器芯片存取速度的配合选择存储器芯片要尽可能满足CPU取指令和读写存储器的时序要求。一般选高速存储器，避免需要在CPU有关时序中插入TW、降低CPU速度、增加WAIT信号产生电路。3.3.存储器的地址分配和选片问题。存储器的地址分配和选片问题。(1)确

28、定整机存储容量。(2)整机存储容量在整个存储空间的位置。(3)选用存储器芯片的类型和数量。(4)划分RAM、ROM区，地址分配，画出 地址分配图。一般指存储器的一般指存储器的WE、OE、CS等等与与CPU的的RD、WR等相连，不同的存储等相连，不同的存储器和器和CPU连接时其使用的控制信号也不连接时其使用的控制信号也不完全相同。完全相同。4.4.控制信号的连接控制信号的连接存储器与CPU的接口特性：（1）存储器芯片的地址线、数据线与CPU的低位地址总线、数据总线直接相连；（2）片选信号接CPU的高位地址总线经译码后的输出信号；（3）和 连到由控制总线(、)组合生成的控制信号。OEWEIOM/R

29、DWR1、8086存储器组织存储器组织问题一：在以字节为存储单位的内存中如何存放一个字？问题一：在以字节为存储单位的内存中如何存放一个字？解决办法：存储器中，任何两相邻的字节被定义为一个字被定义为一个字，构成字的两个字节都有各自的字节地址各自的字节地址。(1)字的地址：字的地址：字的高字节放高地址字的高字节放高地址，低字节放低地址低字节放低地址，低字节的地址作为字的地址低字节的地址作为字的地址(2)字的存放方式字的存放方式：a.规则存放规则存放:一个字从偶数地址开始存放(即低字节放偶地址即低字节放偶地址)b.非规则存放非规则存放:一个字从奇数地址开始存放(即低字节放奇地址即低字节放奇地址)(3

30、)字的存放原则字的存放原则：规则存放规则存放（建议采用）3.4.2 简单的简单的8086存储器子系统的设计存储器子系统的设计字的规则存放和非规则存放字的规则存放字的规则存放字的非规则存放字的非规则存放存储器存储器地址地址 00200H00201H00202H00203H00204H00205H00206H34H12H字节变量78H56H字节变量问题二：问题二：16位的位的CPU与与8位存储器芯片如何连接位存储器芯片如何连接将将8086的的1MB存储空间分成两个存储空间分成两个512 KB 的存储体，的存储体，其中：其中：(1)偶数存储体与偶数存储体与8086的的D0D7相连。相连。(2)奇数存

31、储体与奇数存储体与8086中中D8D15相连。相连。(3)A1A19用来同时访问两个存储体的字节单元用来同时访问两个存储体的字节单元。(4)A0和和BHE(高高8位数据总线允许位数据总线允许)信号用来选择存信号用来选择存储体。储体。图3.11 存储体与总线的连接DBD15D8D7D0奇存储体A0ABBHEA19 A1偶存储体CSA19A1D7D0CSA19A1D7D0 8086对存储器的访问形式，由信号BHE与A0的组合方式决定。表表3.1 BHE和和A0组合的对应操作组合的对应操作00从偶地址读从偶地址读/写一个字写一个字 AD15AD0 一个一个10从偶地址读从偶地址读/写一个字节写一个字

32、节 AD7AD0 一个一个01从奇地址读从奇地址读/写一个字节写一个字节 AD15AD8 一个一个0110 从奇地址读从奇地址读/写一个字：写一个字：先读先读/写字的低写字的低8 8位（在奇体中）位（在奇体中）再读再读/写字的高写字的高8位（在偶体中）位（在偶体中）AD15AD8 AD7AD0 两个两个2.存储器接口的设计 由于由于8 8位字长的单体存储器位字长的单体存储器是构成微型机存储系是构成微型机存储系统的统的基础基础，因而在讨论存储器接口设计时，重点，因而在讨论存储器接口设计时，重点介绍介绍单体单体存储器的接口设计。存储器的接口设计。在一般情况下，微型机的存储器系统由几片甚至在一般情况

33、下，微型机的存储器系统由几片甚至几十片组成，如何用几十片组成，如何用多个多个存储器芯片构成存储器存储器芯片构成存储器系统系统？关键是：要解决这些存储器芯片同CPU三条总线的正确连接与时序匹配正确连接与时序匹配问题。（1）数据总线的连接 在微型机中，无论是单存储体结构还是多存储体在微型机中，无论是单存储体结构还是多存储体结构，结构，每个存储体都是以一个字节为基本单位来每个存储体都是以一个字节为基本单位来划分存储单元的划分存储单元的。当用存储字长不是当用存储字长不是8位的芯片构成存储器时，需要位的芯片构成存储器时，需要用多片合在一起，并行构成存储字长为用多片合在一起，并行构成存储字长为8位的存储位

34、的存储器，即位扩展器，即位扩展，见表，见表3.2。表表3.2 不同存储字长的芯片构成不同存储字长的芯片构成1K字节字节存储器存储器存储器芯片型号存储器芯片型号芯片总芯片总数数地址总线负载地址总线负载（A0A9）数据总线负载数据总线负载（D0D7）2101（1K1位）88片D0，D1，D2，D3，D4，D5，D6，D7 各一片2114（1K4位）22片D0D3，D4D7 各一片4118（1K8位）11片D0D7 一片 说明：当用多片构成存储单元时，如说明：当用多片构成存储单元时，如8 8片片21012101芯片、芯片、2 2片片21142114芯片，芯片，并未改变存储器的总容量并未改变存储器的总

35、容量（仍为（仍为1K1K），改变），改变的是存储字长（为的是存储字长（为8 8位）。位）。也就是说，也就是说，并未增加数据总线的负载，只是增加了地并未增加数据总线的负载，只是增加了地址总线和控制总线的负载址总线和控制总线的负载。（2 2）读写控制线的连接）读写控制线的连接 存储器芯片的读写控制线由存储器芯片的读写控制线由CPUCPU相应控制总线经相应控制总线经过门电路过门电路组合形成组合形成存储芯片的读写控制信号存储芯片的读写控制信号。（3 3）地址线的连接）地址线的连接 存储器芯片地址线存储器芯片地址线与其容量有关与其容量有关，而，而与存储字长无与存储字长无关关。如。如1K1Kn n位芯片的

36、地址线为位芯片的地址线为A A0 0A A9 9共共1010位，位，8K8Kn n位芯片的地址线为位芯片的地址线为A A0 0A A1212共共1313位。位。存储器芯片的地址线存储器芯片的地址线A A0 0A Ai i对应连接到对应连接到CPUCPU的低位地的低位地址总线址总线A A0 0A Ai i（对于（对于80888088而言）或而言）或A A1 1A Ai+1i+1（对于（对于80868086而言）。而言）。剩下的高位地址线用来译码形成片选信号剩下的高位地址线用来译码形成片选信号（4）片选信号线的连接 片选是片选是为了解决为了解决CPUCPU数据总线分时地与各存储器数据总线分时地与各

37、存储器芯片或芯片或I/OI/O接口芯片进行数据传送而不发生冲突接口芯片进行数据传送而不发生冲突问题。问题。因而，片选线的连接是每个设计者要注意因而，片选线的连接是每个设计者要注意的的重点重点。根据对剩余高位地址总线译码方案的不同，形成根据对剩余高位地址总线译码方案的不同，形成片选信号线的方法有片选信号线的方法有线选法线选法和和译码法译码法两种。两种。下面选用下面选用8KB8KB存储器芯片，分别用线选法和译码存储器芯片，分别用线选法和译码法为某法为某8 8位机（地址总线为位机（地址总线为1616位）设计内存储器位）设计内存储器系统。系统。在译码电路的设计中，有在译码电路的设计中，有两种常用两种常

38、用的译码器：的译码器：74LS13974LS139和和74LS13874LS138。74LS13974LS139是具有是具有两个两个2-42-4译码器译码器的集成芯片，的集成芯片，其引脚及逻辑功能如图其引脚及逻辑功能如图3.123.12所示所示 G B A输出低电平的引脚0 0 0Y00 0 1Y10 1 0Y20 1 1Y31 X x禁止74LS139的逻辑功能图1 162 153 144 135 126 117 108 9VCC 2G 2A 2B 2Y0 2Y1 2Y2 2Y3 1G 1A 1B 1Y0 1Y1 1Y2 1Y3 GND 74LS13974LS138是3-8译码器C B A输

39、出低电平的引脚1 0 00 0 0Y01 0 00 0 1Y11 0 00 1 0Y21 0 00 1 1Y31 0 01 0 0Y41 0 01 0 1Y51 0 01 1 0Y61 0 01 1 1Y7其 他x x x禁止B2A21G G G74LS138芯片逻辑功能图1 162 153 144 135 126 117 108 9VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 A B C G2A G2B G1 Y7 GND 74LS138线选法 若选用若选用8KB存储器芯片来设计某存储器系统，则存储器芯片来设计某存储器系统，则片内寻址需要片内寻址需要13根地址线，即根地址线，即A0A12

40、。将余下的高位地址线将余下的高位地址线A A1313A A1515分别作为分别作为各个存储器各个存储器芯片的芯片的片选控制信号片选控制信号，则最多可构成，则最多可构成24KB24KB的存储的存储系统，如图系统，如图3.143.14所示。所示。每次每次只能只能选中一片芯片，即选中一片芯片，即CPUCPU寻址时寻址时A A1313A A1515中中有且只能有一位为低电平有且只能有一位为低电平，对应的芯片地址分配，对应的芯片地址分配如表如表3.33.3所示。所示。线选法的优点是线选法的优点是电路简单电路简单，无需片选译码电路；，无需片选译码电路；缺点是存在缺点是存在地址不连续地址不连续、CPUCPU

41、的寻址空间的寻址空间利用率低利用率低8KB8KB8KBA12A0A13A14A15图3.14 线选法的连接示意图CSCSCS（1）（2）（3）表表3.3 线选法的地址分配表线选法的地址分配表外译码（选片）外译码（选片）内译码（选单元）内译码（选单元）芯片地址范围芯片地址范围 A15 A14A13A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 C000H（1）DFFFH 1 0 10 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1

42、 1 1 1 1 1 1 1 1 1 A000H（2）BFFFH 0 1 10 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 6000H（3）7FFFH 译码法 采用译码器对采用译码器对高位地址总线高位地址总线进行译码，以产生各进行译码，以产生各存储器芯片的存储器芯片的片选控制信号片选控制信号，如图，如图3.15所示。所示。这种片选控制方法可以提供对这种片选控制方法可以提供对全部全部存储空间的寻存储空间的寻址能力，而且址能力，而且地址连续地址连续，（见表，（见表3.4），图），图3.15中，中，表示存储器选择信号。表示存储器选择信号。如果不

43、需要全部存储空间也可以对剩余高位地址如果不需要全部存储空间也可以对剩余高位地址总线中的总线中的一部分进行译码一部分进行译码，另一部分可作为译码，另一部分可作为译码允许信号。允许信号。MEMOP8KB8KB8KBA12A0A13A14A15AB Y0C Y1G2AG2B Y7G11图3.15 对全部剩余高位地址线译码的连接示意图CS（1）CS（2）CS（8）74LS138MEMOP表3.4 全部剩余高位地址线译码的地址分配表 外译码外译码（选片）（选片）内译码（选单元）内译码（选单元）芯片地址范围芯片地址范围A15 A14A13A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A

44、2 A1A0 0 0 0 全0到全1（1）0000H1FFFH 0 0 1（2）2000H3FFFH 0 1 0（3）4000H5FFFH 0 1 1（4）6000H7FFFH 1 0 0（5）8000H9FFFH 1 0 1（6）A000HBFFFH 1 1 0（7）C000HDFFFH 1 1 1（8）E000HFFFFH 采用：采用：4K8的的EPROM芯片芯片2732、8K8的的RAM芯片芯片6264、3:8译码器译码器74LS138 构成容量为构成容量为8K字字ROM和和8K字字RAM的的8086CPU的存储器系统，如图的存储器系统，如图3.16 所示。所示。2.2.连接举例：连接举

45、例：Y7ABCG2AG2BG1Y0Y1&A13A1CE3#偶偶体体CE2#偶偶体体CE1#偶偶体体CE3#奇奇体体CE1#奇奇体体CE2#奇奇体体&ABCG2AG2BG1Y0Y1Y7WR RDRDRDA13A1A12A1A12A1A12A1A12A1WR RDRDRDD7D0D15D8图4.24 8086 CPU与存储器连接的举例 8K字的字的ROM由由4片片2732芯片组成，芯片组成，片内用片内用12根根地址地址线线A1A12寻址寻址。8K字的字的RAM由由2片片6264芯片组成，芯片组成，片内用片内用13根根地址地址线线A1A13寻址寻址 芯片选择由芯片选择由74LS138译码器输出译码器

46、输出Y0、Y1完成。完成。74LS138译码器的输入端译码器的输入端C、B、A分别连地址总线分别连地址总线A16A14，A0、BHE用来作为偶体用来作为偶体/奇体存储器的体选控奇体存储器的体选控制信号。制信号。由于由于2732的容量为的容量为4K8位，可用位，可用A13和和Y0信号进行信号进行二次译码二次译码，来选择两组，来选择两组ROM芯片。芯片。04000H07FFFH 全全0 全全1100 3#组组 02000H03FFFH 全全0 全全1 1000 2#组组 00000H01FFFH 全全0 全全1 0000 1#组组 地址范围地址范围 A12A1A0 A13 A14 A15 A16 A17 A18 A19 芯片芯片注：高位地址线注：高位地址线A19、A18、A17 7未使用则其地址取未使用则其地址取0、1均可，此处用均可，此处用0代代替，所以每块芯片将同时有替，所以每块芯片将同时有23=8个重叠区。个重叠区。