金属-氧化物-半导体场效应管(MOS-FET).ppt

1、1.1 1.1 场效应管是一种利用电场效应来控制其电流大小的半导体器件。这场效应管是一种利用电场效应来控制其电流大小的半导体器件。这种器件不仅兼有体积小、重量轻、耗电省、寿命长等特点，而且还有输种器件不仅兼有体积小、重量轻、耗电省、寿命长等特点，而且还有输入阻抗高、噪声低、热稳定性好、抗辐射能力强和制造工艺简单入阻抗高、噪声低、热稳定性好、抗辐射能力强和制造工艺简单,存在零存在零温度系数工作点等优点，因而大大地扩展了它的应用范围，特别是在大温度系数工作点等优点，因而大大地扩展了它的应用范围，特别是在大规模和超大规模集成电路由于面积仅为双极型三极管的规模和超大规模集成电路由于面积仅为双极型三极管

2、的5 5，因此得到了，因此得到了广泛的应用。广泛的应用。然而由于场效应管输入阻抗很高，栅极的感应电荷不易泻放，且二然而由于场效应管输入阻抗很高，栅极的感应电荷不易泻放，且二氧化硅绝缘层很薄，栅极与衬底间的等效电容很小感应产生的少量电氧化硅绝缘层很薄，栅极与衬底间的等效电容很小感应产生的少量电荷即可形成很高的电压，容易击穿二氧化硅绝缘层而损坏管子。存放荷即可形成很高的电压，容易击穿二氧化硅绝缘层而损坏管子。存放管子时应将栅极和源极短接在一起，避免栅极悬空。进行焊接时烙铁管子时应将栅极和源极短接在一起，避免栅极悬空。进行焊接时烙铁外壳应接地良好，防止因烙铁漏电而将管子击穿。外壳应接地良好，防止因烙

3、铁漏电而将管子击穿。本文从场效应管的结构、特性出发，阐述其工作原理、应用、失效条本文从场效应管的结构、特性出发，阐述其工作原理、应用、失效条件、以及件、以及 Derating 测试参数、测试方法。测试参数、测试方法。2.1.2.1.2.1.12.1.1按结构结构分，有两类 1.结型JFET(Junction type Field Effect Transistor)利用半导体内的电场效应进行工作，也称为体内场效应器件。a：JFET的概念图b:JFET的符号门极的箭头指向为p指向 n方向，分别表示内向为n沟道JFET，外向为p沟道JFET。2.绝缘栅型IGFET(Insulated Gate F

4、ield Effect Transistor)也称金属氧化物半导体三极管MOSFET （Metal Oxide Semiconductor FET）根据Vgs0V时是否有导电沟道MOS管又分为：N沟道增强型 N沟道耗尽型 P沟道增强型 P沟道耗尽型 如图增强型MOS管（N型及型及P型导电通道）型导电通道）各种结构的FET均有门极、源极、漏极3个端子，将这些与双极性晶体管的各端子对应如下表所示。根据JFET、MOSFET的通道部分的半导体是p型或是n型分别有p沟道元件，n沟道元件两种类型 n沟道型JFET与MOSFET结构图比较FET 双极性晶体管漏极 集电极栅极 基极源极 发射极3.1.基本特

5、性3.1.1 JFET的基本特性的基本特性 3.1.1JFET的工作原理用一句话说，就是漏极-源极间流经沟道的ID，用以门极与沟道间的pn结形成的反偏的门极电压Vgs控制ID。更正确地说，ID 流经通路的宽度，即沟道截面积，它是由pn结反偏的变化，产生耗尽层扩展变化控制的缘故。在VGS=0的非饱和区域，图3.1.2(a)表示的耗尽层的扩展因为不很大，根据漏极-源极间所加VDS的电场，源极区域的某些电子被漏极拉去，即从漏极向源极有电流ID 流动。达到饱和区域后，从门极向漏极扩展的过度层将沟道的一部分构成堵塞型，ID饱和。将这种状态称为夹断。这意味着耗尽层将沟道的一部分阻挡，并不是电流被切断。在耗

6、尽层由于没有电子、空穴的自由移动，在理想状态下几乎具有绝缘特性，通常电流也难流动。但是此时漏极-源极间的电场，实际上是两个耗尽层接触漏极与门极下部附近，由于漂移电场拉去的高速电子通过耗尽层。如图3.1.2(b)所示的那样，即便再增加VDS，因漂移电场的强度几乎不变产生ID 的饱和现象。其次，如图3.1.2(c)所示，VGS 向负的方向变化，让VGS=VGS(off)，此时耗尽层大致成为覆盖全区域的状态。而且VDS 的电场大部分加到耗尽层上，将电子拉向漂移方向的电场，只有靠近源极的很短部分，这更使电流不能流通 3.1.2实际的传输特性包括JFET本身的结构参数，例如沟道部分的杂质浓度和载体移动性

7、，以致形状、尺寸等，作为很麻烦的解析结果可导出如下公式（公式的推导略去）公式一作为放大器的通常用法是VGS、VGS(off)0（p沟道）。公式一用起来比较困难，多用近似的公式表示如下将此式就VGS 改写则得下式公式二公式三若说公式二是作为JFET的解析结果推导出来的，不如说与实际的JFET的特性或者与公式一很一致的，作为实验公式来考虑好些。图3.1.3表示式一、式二及实际的JFET的正规化传输特性，即以ID/IDSS为纵坐标，VGS/VGS(off)为横坐标的传输特性。n沟道的JFET在VGS 0的范围使用时，因VGS(off)0，但在图3.1.3上考虑与实际的传输特性比较方便起见，将原点向左

8、方向作为正方向。但在设计半导体电路时，需要使用方便且尽可能简单的近似式或实验式。3.1.3公式二公式一3.1.2 MOSFET工作原理与特性曲线特性曲线1、转移特性曲线 ID=f(VGS)VDS=const2、输出特性曲线 ID=f(VDS)VGS=const我们知道一般三极管是由输入的电流控制输出的电流。但对于场效应管，其输出电流是由输入的电压（或称场电压）控制，可以认为输入电流极小或没有输入电流，这使得该器件有很高的输入阻抗，同时这也是我们称之为场效应管的原因。三区：三区：可变电阻区（饱和区）恒流区（放大区）夹断区（截止区）工作原理1、开启沟道（当、开启沟道（当VDS=0)（开启电压开启电

9、压)反型层0V+宽窄VGS=VTVGS控制沟道宽窄控制沟道宽窄增强型MOS管预夹断楔形楔形沟道0+电位梯度电位梯度VDS的控制作用当VGSConstant IDSS饱和漏极电流 VGS=0时所对应的最大ID0IVVDTGS时，(2)(2)交流参数交流参数 gm 低频跨导n反映VGS对ID的控制作用n gm=ID/VGS VDS=const (单位mS)(毫西门子)gm可以在转 移特性曲线上求取，即曲线的斜率 图示为各类场效应三极管的特性曲线绝缘栅场效应管N沟道增强型P沟道增强型绝缘栅场效应管 N沟道耗尽型P 沟道耗尽型结型场效应管 N沟道耗尽型P沟道耗尽型双极型三极管 场效应管(单极型三极管)

10、结构NPN型PNP型结型耗尽型 N沟道 P沟道绝缘栅增强型 N沟道 P沟道道绝缘栅耗尽型 N沟道 P沟道C与E一般不可倒置使用 D与S有的型号可倒置使用载流子 多子扩散少子漂移 多子漂移输入量 电流输入 电压输入控制 电流控制电流源CCCS()电压控制电流源VCCS(gm)双极型三极管 场效应三极管噪声 较大 较小温度特性 受温度影响较大 较小，可有零温度系数点输入电阻 几十到几千欧姆 几兆欧姆以上静电影响 不受静电影响 易受静电影响集成工艺 不易大规模集成 适宜大规模和超大规模集成4.1 FET放大电路应用放大电路应用双极型三极管双极型三极管 场效应三极管场效应三极管 两点不同两点不同：CC

11、CS VCCS受控源类型受控源类型 偏置电路偏置电路 4.1.14.1.1共源放大电路共源放大电路共源共源 共射共射(1)(1)静态分析（静态分析（Q Q：VGS、ID、VDS）据图可写出下列方程：据图可写出下列方程：自给式自给式直流偏置电路VGS=VGVS=ID RID=IDSS1(VGS/VP)2VDS=VDDID(Rd+R)电压放大倍数电压放大倍数 输入电阻输入电阻 .i.iiIVR 输出电阻输出电阻dRiovVVA gsLdgsmV)R/R(Vg-LmRg-LdLR/RRgR0sV,RoooL IVRmbegr4.1.2 4.1.2 共漏放大电路共漏放大电路分压式分压式直流偏置电路共漏

12、共漏共集共集(1)(1)静态分析静态分析 VG=VDDRg2/(Rg1+Rg2)VGS=VGVS=VGIDR ID=IDSS1(VGS/VP)2 VDS=VDDIDRiovVVA(2)(2)交流分析交流分析电压放大倍数电压放大倍数输入电阻输入电阻)/(g2g1giRRRR)R/R(VgV)R/R(VgLgsmgsLgsm)R/RR(Rg1RgLLLmLm 输出电阻输出电阻gsmooVgRV I-gsoVV-0sV,RoooL IVR0mooog1/R IVRmooog1VRV I4.2.1 4.2.1 三种组态放大电路比较三种组态放大电路比较动态性能比较表动态性能比较表:mbegrCE/CB/

13、CCCE/CB/CC CS/CG/CDCS/CG/CDRi CS：Rg1/Rg2CD：Rg+(Rg1/Rg2)CG：R/(1/gm)/(1Re/r:CB R)1(r/R:CCr/R:CEbeLbebbebRo cs/bbeecR CB1RR+r/R CCRCE：CS：RdCD：R/(1/gm)CG：RdbeLvLbeLvbeLvrRA:CBR)1(rR)1(A:CCrRA:CE-LmvLmLmvLmvRgA:CGRg1RgA:CDRgA:CS-vA4.3.1目前厂内应用近年来，金属氧化物绝缘栅场效应管的制造工艺飞速发展，使之漏源极耐压(VDS)达kV以上，漏源极电流(IDS)达50A已不足为奇

14、，因而被广泛用于高频功率放大和开关电路中。主要应用于功耗较大，输入阻抗要求较高的回路，如Power 部分开关管，电路如下图.利用栅极脉冲方波控制MOSFET的导通和关断，以驱动变压器初级。对于场效应管，在栅极没有电压时，有前面的分析可知，在源极与漏极之间不会有电流流过，此时场效应管处于截止状态。当有一个正电压加在N沟道的MOS场效应管栅极上时，由于电场的作用，此时N型半导体的源极和漏极的负电子被吸引出来而涌向栅极，但由于氧化膜的阻挡，使得电子聚集在两个N沟道之间的P型半导体中，从而形成电流，使源极和漏极之间导通。我们也可以想象为两个N型半导体之间为一条沟，栅极电压的建立相当于为他们之间搭了一座

15、桥梁，该桥梁的大小由栅压决定 R9061M 1/8WSG6841IC901SG684113472568C9122200PF/250VC9070.1uF/0805R91610K 0805D901FR107C930470PF/0805Q9032SK2996123R9071M 1/8WD9041N4148R905NC 1206+C90622uF/50V+C904100uF/400VR903100K 2WC9051500P/1KVR9080 1206OOOT1193567810C910103/0805R91424K 0805R9170.39 2W+C93110uF/50VFB901BEADR91522

16、 0805D902PS102RR932220 0805R91310K 0805R904NC 1206下图为inverter部分MOSFET的应用，电路将一个增强型P沟道MOS场校官和一个增强型N沟道MOS场效应管组合在一起使用。当输入端为底电平时，P沟道MOS场效应管导通，输出端与电源正极接通。当输入端为高电平时，N沟道MOS场效应管导通，输出端与电源地接通。在该电路中，P沟道MOS场效应管和N沟道场效应道场效应管总是在相反的状态下工作，其相位输入端和输出端相反。通过这种工作方式我们可以获得较大的电流输出。同时由于漏电流的影响，使得栅压在还没有到0V，通常在栅极电压小于1V到2V时，MOS场效

17、应管即被关断。不同场效应管关断电压略有不同。也以为如此，使得该电路不会因为两管同时导通而造成电源短路。这种低电压、大电流、频率为50Hz的交变信号通过变压器的低压绕组时，会在变压器的高压侧感应出高压交流电压，完成直流到交流的转换。这里需要注意的是，在某些情况下，如振荡部分停止工作时，变压器的低压侧有时会有很大的电流通过 Q208P3503QVG12345678S1NG1NS2PG2P D2PD2PD1ND1NPT20180LL17T-16-LC1967C2062.2uF/1206Q204P3503QVG12345678S1NG1NS2PG2P D2PD2PD1ND1NC2072.2uF/120

18、6C2032.2uF/12064.3.2其他高压侧栅极驱动应用示例：5.1 相关制程及工艺一、半导体制造技术从大的方面可以分为设计、芯片工艺和封装工序。具体制造流程如下：完成功能设计和电路设计以后，用图形化的掩模版图在硅基片上形成该图形（常称图形转移），由氧化、扩散、光刻、腐蚀、离子注入、CVD和金属化等技术的组合，形成硅片工序，从而制成LSI芯片。然后，经过划片、装配、键合和塑封（或壳装）等组装工序并作封闭检验之后，硅LSI就完成了。1、前工序衬底制备（多晶硅 溶解+掺杂 拉单晶、磨、切、抛等）外延 氧化 基区光刻 基区扩散 发射区光刻 发射区扩散 引线孔光刻 蒸铝 反刻铝 合金 淀积钝化膜

19、 刻蚀压焊孔减薄 蒸金Si（硅）掺杂Be（硼）P型Si（硅）掺杂P（磷）N型2、后工序划片、粘片、压焊、塑封、冲筋、上锡、分离、测试、打印、编带包装功能、系统设计、逻辑设计掩模版制作工艺掩模版制作工艺硅片工艺硅片工艺划片划片装配装配键合键合塑封塑封/管壳封管壳封氧化、扩散氧化、扩散光刻光刻腐蚀腐蚀CVD金属化金属化系统设计、逻辑设计电路设计、版图设计组装工艺组装工艺拉单晶拉单晶切片切片硅片研磨抛光硅片研磨抛光制作掩模原版制作掩模原版制作光刻版制作光刻版 硅片材料工程硅片材料工程产品检验产品检验可靠性试验可靠性试验检验工程检验工程成品成品掺杂掺杂图形生成图形生成薄膜生成薄膜生成扩散离子注入光刻腐

20、蚀CVD金属化氧化芯片工艺芯片工艺5.1.2工序简介工序简介 氧氧 化化扩扩 散散关键原材料检验规程简介关键原材料检验规程简介金丝金丝塑料塑料框架框架5.2 5.2.1芯片粘接方法芯片粘接方法(1)Au-Si合金共熔法：芯片背面要淀积Au层，所固定的基板上也要有金属化层（一般为Au或Pd-Ag）。因为在约370时Au和Si有共熔点，该温度下Au和Si的比例为69：31。（2）Pb-Sn合金片焊接法：芯片背面用Au层或Ni层均可，基板导体除Au、Pd-Ag外，也可以是Cu；也应在保护气氛炉中烧结，烧结温度视Pb-Sn合金片的成分而定。这是使Pb-Sn合金片熔后各金属间的焊接。（3）导电胶粘接法：

21、导电胶是含银而具有良好导热、导电性能的环氧树脂。这种方法不要求芯片背面和基板具有金属化层，芯片粘接后，采用导电胶固化要求的温度和时间进行固化。可在洁净的烘箱中完成固化，操作起来简便。上述三种方法均适用于晶体管或小尺寸的IC。（4）有机树脂基粘接法：对于各种大尺寸的IC，只要求芯片与基板粘接牢固即可。有机树脂基的配方应当是低应力的，对于粘接有敏感受性的IC芯片（如各类存储器），有机树脂基及填料还必须去除a粒子，以免粘接后的IC芯片在工作时误动作。注意：各类有机粘接剂都是高分子材料，均需经过硫化或固化，达到高分子间的交联。在此过程中，往往要产生一些低分子挥发物，要令其挥发掉。产生的挥发物随温度的高

22、低和时间的长短而有所不同。为使其反应充分，又不让挥发物大量聚集，产生气泡，或因挥发物急剧逸出，开成许多固化后的通道，造成粘接面积大大减小，粘接力大为减低，以致给产品的可靠性带来巨大危害，因此，各类有机粘接剂应按照室温、中低温、高温、恒温、自然降温的合适温度梯度和时间顺序进行固化。这样均匀地固化，还可减小固化应力。此外，高分子化合物都有随时间自动降解的作用，温度越低，自动降解越弱。因此，各类粘接剂一般都有储存使用的有效期。5.2.2 芯片互连技术芯片互连技术芯片互连技术主要有（1）引线键合（Wire Bonding，简称WB）：热压焊、超声焊和热压超声焊（金丝球焊）。WB焊接灵活方便，焊点强度高

23、，通常能满足70um以上芯片焊区尺寸和节距的焊接需要。（2）载带自动焊（Tape Automated Bonding，简称TAB）：单层带、双层带、三层带和双金属带几种。TAB的综合比WB优越，特别是具有双层或三层载带的TAB不公能实现自动焊接，且对芯片可预先筛选、测试，使所有安装的TAB芯片全是好的，这对提高装成品率、提高可靠性和降低成本均有好处。倒装焊（Flip Chip Bonding，简称FCB）：是芯片面朝下、将芯片焊区与基板焊区直接互边的技术。综合性能最好。在微电子封装中，半导体器件的失效约有1/41/3是由芯片互连引起的，故芯片互边对器件长期使用的可靠性影响很大。在传统的WB中，

24、互连引起的失效主要表现为失效主要表现为：引线过长，与裸芯片易搭接短路，烧毁芯片；压焊过重，引线过分变形，损伤引线，容易造成压焊处断裂；压焊过轻，或芯片焊区表面太脏，导致虚焊，压焊点易于脱落；压焊点压偏，或因此键合强度大为减小，或造成压焊点间距过小而易于短路；此外，压点处留丝过长，引线过紧、过松等，均易引起器件过早失效。在TAB和FCB中也存在WB中的部分失效问题，同时也有它们自身的特殊问题，如由于芯片凸点形变不一致，从而造成各焊点的键合强度有高有低；由于凸点过低，使集中于焊点周围的热应力过大，而易造成钝化层开裂；面阵凸点FCB时，由于与基板不区配，芯片的焊点应力由中心向周边逐次升高，轻者可引起

25、封装基板变形，重者可导致远离芯片中心的凸点焊接处开裂失效等。WB、TAB、FCB，无论是与芯片焊区的金属（一般为Al、Au）互连（内引线焊接）还是与封装外壳引线及各类基板的金属化层互连（外引线焊接），都存大着生成金属间化合物的问题。如Au-Al金属化系统，焊接处可能形成的金属间化合物就有Au2Al、AuAl、AuAl2、Au4Al、Au5Al等多种，这些金属间化合物的晶格常数、膨胀系数及形成过程中体积的变化都是不同的，而且多是脆性的，导电率都较低。因此，器件在长期使用或遇高温后，在Au-Al压焊处就出现压焊强度降低以及接触电阻变大等情况，最终可导致器件在此开路或器件的电性能退化。这些金属间化合

26、物具有多种颜色，看上去呈紫色，故称“紫斑”；而Au2Al呈白色，则称“白斑”其危害性更大。Au-Al压焊还存在所谓“柯肯德尔效应“，即在接触面上造成空洞。其原因是在高温下，Au向Al中迅速扩散，形成Au2Al（白斑）所致，同样易引起器件的失效。5.2.3引线键合（引线键合（WB）技术）技术nWB是将半导体芯片焊区与微电子封装的I/O引线或基板上的金属布线焊区用金属细丝连接起来的工艺技术。焊区金属一般为Al或Au，金属丝多是数十微米至数百微米直径的Au丝、Al丝和Si-Al丝。焊接方式主要有热压焊、超声键合（压）焊和金丝球焊三种。5.2.4 插装元器件的封装技术概述：各类晶体管的封装类型主要有玻

27、封二极管和金属封装的三极管。普通管有3根长引线，高频管或需要外壳接地的晶体管有4根长引线，晶体管的金属底座与C极相通，而e、b两极则通过金属底座的开孔，用玻璃绝缘子隔离，金属帽与金属底座的边缘进行密封焊接，就构成至今仍沿用的TO型金属-玻璃绝缘子全密封封装结构。插装元器件的分类与特点按外形结构分类：有圆柱形外壳封装（TO）、矩形单列直插式封装（SIP）、双列直插式封装（DIP）和针栅阵列封装（PGA）等。按材料分类：金属封装、陶瓷封装和塑料封装等。（引脚节距多为2.54mm.)TO型金属封装技术工艺是：先将芯片固定在外壳底座的中心，常常采用Au-Sb合金（对NPN管）共熔法或者导电胶粘接固化法

28、使晶体管的接地极与底座间形成良好的欧姆接触；对于IC芯片，还可以采用环氧树脂粘接固化法；然后在芯片的焊区与接线柱间用热压焊机或超声焊机将Au丝或Al丝连接起来；接着将焊好内引线的底座移至干燥箱中操作，并通以惰性气体或N2，保护芯片；最后将管帽套在底座周围的凸缘上，利用电阻熔焊法或环形平行缝焊法将管帽与底座边缘焊牢，并达到密封要求。5.2.5 TO型塑料封装技术型塑料封装技术先将I/O引线冲制成引线框架，然后在芯片焊区将芯片固定，再将芯片的各焊区用WB焊到其他引线键合区，这就完成了装架及引线焊接工充，接下来就是完成塑封工序这一步。先按塑封件的大小制成一定规格的上下塑封模具，模式具有数十个甚至数百

29、个相同尺寸的空腔，每个腔体间有细通道相连。将焊接内引线好的引线框架放到模具的各个腔体中，塑封时，先将塑封料加热到150180，待其充软化熔融后，再加压将塑封料压到各个腔体中，略待几分钟固化后，就完成了注塑封装工作，然后开模，整修塑封毛刺，再切断各引线框架泌要的连接部伯，就成为单独的TO塑封件了。然后切筋、打弯、成形和镀锡。工艺中如何控制好模塑时的压力、粘度，并保持塑封时流道及腔体设计之间的综合平衡，是优化模塑器件的关键。6.1常见失效模式及案例分析功率MOSFET雪崩击穿问题分析 功率MOSFET在电力电子设备中应用十分广泛，因其故障而引起的电子设备损坏也比较常见。分析研究功率MOSFET故障

30、的原因、后果，对于MOSFET的进一步推广应用具有重要意义。在正向偏置工作时，由于功率MOSFET是多数载流子导电，通常被看成是不存在二次击穿的器件。但事实上，当功率MOSFET反向偏置时，受电气量变化（如漏源极电压、电流变化）的作用，功率MOSFET内部载流子容易发生雪崩式倍增，因而发生雪崩击穿现象。与双极性晶体管的二次击穿不同，MOSFET的雪崩击穿常在高压、大电流时发生，不存在局部热点的作用；其安全工作范围也不受脉冲宽度的影响。功率MOSFET雪崩击穿理论分析 图1(a)为MOSFET的体内等效电路，其中含有一个寄生的双极性晶体管V2，它的集电极、发射极同时也是MOSFET的漏极和源极。

31、当MOSFET漏极存在大电流Id，高电压V d时，器件内电离作用加剧，出现大量的空穴电流，经R b流入源极，导致寄生三极管基极电势V b升高，出现所谓的“快回(Snap-back)”现象，即在V b升高到一定程度时，寄生三极管V2导通，集电极（即漏极）电压快速返回达到晶体管基极开路时的击穿电压（增益很高的晶体管中该值相对较低），从而发生雪崩击穿，如图2所示。(a)体内等效电路 (b)外部分析电路 图图1 MOSFET等效电路等效电路 下面利用图1的等效电路来分析MOSFET的雪崩击穿。假设三极管V b0.6V，V b=I b R b，则可得MOSFET源极电流 Is=I doV b=I doR

32、 b I b（1）式中：I do为漏极电压较低时的饱和漏极电流；为大信号体偏置系数（Large Signal Body-bias Coefficient），定义为 =Id/V b（2）当V b很高时，漏极的强电场引起电子沟道电流的雪崩式倍增，产生的空穴向基极流动。如果增益为M，则基极电流为 I b=IdIs=M IsIs=(M1)(I doR b I b)(3)可得 I b=(M1)I do/1-(M-1)R b (4a)Is=I do/1-R b(M-1)(4b)Id=M I do/R b(M-1)(4c)当发生击穿时，有 I b R b0.6V(5)由式(4)及式(5)可得击穿时的关系式（

33、下标SB为雪崩击穿标志）为11/M=0.6/R b Id M的经验表达式为 M=1/1(V d/BV)n（7）式中：BV为漏极 同 p-基极间电压；n为常数。由式(4)及式(7)可得 1R b I do/I b(BV/V d)2(8a)I do/I b(BV/V d)2(8b)1 I do/I d=(1R b)(BV/V d)2(8c)在“快回”点，由式(8a)和式(8b)得 Id,SBI do=(1R b)I b,SB=0.6（9）V d,SB=BV0.6/R b I d,SB1/n(10b)由式(10b)得 ID,SB=I c,SBId,SB=I c,SB=I c,SBI b,SB(11)

34、式(11)说明，ID,SB为MOSFET漏极寄生三极管集电极在二次击穿时的电流的总和。式(10a)表明，雪崩击穿电压随着I do或R b增大而减小。式(10b)则给出了雪崩击穿的边界电压。大量的研究和试验表明，I c,SB很小。另外，由于寄生三极管的增益较大，故在雪崩击穿时，三极管基极电子、空穴重新结合所形成的电流，以及从三极管集电极到发射极空穴移动所形成的电流，只占了MOSFET漏极电流的一小部分；所有的基极电流I b流过R b；当I b使基极电位升高到一定程度时，寄生晶体管进入导通状态，MOSFET漏源极电压迅速下降，发生雪崩击穿故障。3 功率MOSFET雪崩击穿的微观分析 双极性器件在发

35、生二次击穿时，集电极电压会在故障瞬间很短时间内（可能小于1ns）衰减几百伏。这种电压锐减主要是由雪崩式注入引起的，主要原因在于：二次击穿时，器件内部电场很大，电流密度也比较大，两种因素同时存在，一起影响正常时的耗尽区固定电荷，使载流子发生雪崩式倍增 对于不同的器件，发生雪崩式注入的情况是不同的。对于双极性晶体管，除了电场应力的原因外，正向偏置时器件的热不稳定性，也有可能使其电流密度达到雪崩式注入值。而对于MOSFET，由于是多数载流子器件，通常认为其不会发生正向偏置二次击穿，而在反向偏置时，只有电气方面的原因能使其电流密度达到雪崩注入值，而与热应力无关。以下对功率MOSFET的雪崩击穿作进一步

36、的分析。如图1所示，在MOSFET内部各层间存在寄生二极管、晶体管（三极管）器件。从微观角度而言，这些寄生器件都是器件内部PN结间形成的等效器件，它们中的空穴、电子在高速开关过程中受各种因素的影响，会导致MOSFET的各种不同的表现。导通时，正向电压大于门槛电压，电子由源极经体表反转层形成的沟道进入漏极，之后直接进入漏极节点；漏极寄生二极管的反向漏电流会在饱和区产生一个小的电流分量。而在稳态时，寄生二极管、晶体管的影响不大。关断时，为使MOSFET体表反转层关断，应当去掉栅极电压或加反向电压。这时，沟道电流（漏极电流）开始减少，感性负载使漏极电压升高以维持漏极电流恒定。漏极电压升高，其电流由沟

37、道电流和位移电流（漏极体二极管耗尽区生成的，且与d VDS/d t成比例）组成。漏极电压升高的比率与基极放电以及漏极耗尽区充电的比率有关；而后者是由漏源极电容、漏极电流决定的。在忽略其它原因时，漏极电流越大电压会升高得越快。如果没有外部钳位电路，漏极电压将持续升高，则漏极体二极管由于雪崩倍增产生载流子，而进入持续导通模式（Sustaining Mode）。此时，全部的漏极电流（此时即雪崩电流）流过体二极管，而沟道电流为零。由上述分析可以看出，可能引起雪崩击穿的三种电流为漏电流、位移电流（即dVDS/dt电流）、雪崩电流，三者理论上都会激活寄生晶体管导通。寄生晶体管导通使MOSFET由高压小电流

38、迅速过渡到低压大电流状态，从而发生雪崩击穿。4 雪崩击穿时能量与温度的变化 在开关管雪崩击穿过程中，能量集中在功率器件各耗散层和沟道中，在寄生三极管激活导通发生二次击穿时，MOSFET会伴随急剧的发热现象，这是能量释放的表现。以下对雪崩击穿时能量耗散与温升的关系进行分析。雪崩击穿时的耗散能量与温升的关系为 MR1/2（12）雪崩击穿开始时，电流呈线性增长，增长率为 d i/d t=VBR/L（13）式中：VBR为雪崩击穿电压(假设为恒定)；L为漏极电路电感。若此时MOSFET未发生故障，则在关断时刻之前，其内部耗散的能量为E=1/2LIo2 式中：E为耗散能量 Io为关断前的漏极电流。随着能量

39、的释放，器件温度发生变化，其瞬时释放能量值为 P(t)=i(t)v=i(t)VBR（15）式中：i(t)=IoVBR/I d t（16）到任意时刻t所耗散的能量为 E=P d t=(1/2)L(Io2i2)（17）在一定时间t后，一定的耗散功率下，温升为 =P o K(2)1/2（18）在某一时刻t温升表达式为 (t)=Po KK(22)将温升表达式规范化处理 由上面的分析过程可以看出，在功率MOSFET发生雪崩击穿时，器件温度与初始电流，以及器件本身的性能有关。在雪崩击穿后如果没有适当的缓冲、抑制措施，随着电流的增大，器件发散内部能量的能力越来越差，温度上升很快，很可能将器件烧毁。在现代功率

40、半导体技术中，MOSFET设计、制造的一个很重要方面就是优化单元结构，促进雪崩击穿时的能量耗散能力 总之：与一般双极性晶体管的二次击穿不同，MOSFET的雪崩击穿过程主要是由于寄生晶体管被激活造成的。MOSFET由于工作在高频状态下，其热应力、电应力环境都比较恶劣，一般认为如果外部电气条件达到寄生三极管的导通门槛值，则会引起MOSFET故障。在实际应用中，必须综合考虑MOSFET的工作条件以及范围，合理地选择相应的器件以达到性能与成本的最佳优化。另一方面，在发生雪崩击穿时，功率器件内部的耗散功率会引起器件的发热，可能导致器件烧毁。在新的功率MOSFET器件中，能量耗散能力、抑制温升能力的已经成

41、为一个很重要的指标。7.1 Derating参数标准及其测试方法7.1.1具体参数介绍 a.漏源击穿电压BVDSS（V）drain to source voltage：在MOSFET的漏极特性曲线上，当 漏极电流 ID 急剧上升产生雪崩击穿时的VDS。工作时外加在漏源之间的电压不得超过此值 。BVDSS由取向附生晶膜层的 阻抗及厚度决定。如图1所示，BVDSS由此典型回路测算，源极和栅极短路，漏源间反向偏置。与双极型三 极管不同，不存在二次击穿问题。高压MOSFET的 某些应用中，BVDSS某段周期后会有所降低。为避 免这一问题，回路系统必须设计有足够的BVDSS裕度。另一种常用的避免此问题的

42、措施是加工作电压低于BVDSS 的稳压二极管。另外，结温的升高也会引起BVDSS的变化。b.漏极电流ID25C Continuous Drain Current:此参数为MOSFET在本体温度25 C时正常工作的最大电流 ID由以下参数影响 RDS（0n)-开启状态的阻抗、Pd 封装的 最大功耗、Die size、Maximum junction temperature 以SFP50N06（60V、50A）为例 150 TC I DRMS(max)=1/2 Rthj-c*RDS(on)Rthj-c=1.15、Tccase temperature、150 最大结温 RDS(on)=Tj 150

43、的稳定漏源阻抗h.Turn-off dv/dt:这是在开启到关断瞬间VDS电压的斜率，VDS的增加导致电流流向Cgd和RG。栅源之间电流的变化引起的电压变化由等式2表示。可以看到I1由CGD*(dv/dt)表示，如果RGI1大于VGS（th）那么MOSFET将不正确的开启，这样MOSFET就有可能永久性损坏。另一种Turn-off dv/dt 发生在MOSFET内部的双极型三极管的等效结构被I2导通时，如图三、图四所示，当MOSFET turn-off 漏源之间作用于寄生二极管的反向偏压导致PN结耗散，此耗散电容称为CDS，寄生元件用CDS、RB、BJT的结构表示。如果VDS的增加形成的I2由

44、CDS流向RB，则等效表达式如公式3在公式3中如果VBE接近于0.7V。发射结正偏，双极型三极管将导通。在高dv/dt和大RB的情况下，MOSFET将随着BJT的BVCBO参数进入雪崩模式，直至损坏。I.二极管恢复dv/dt 此参数定义为VDS的过高斜率导致寄生二极管反向恢复失效的dv/dt 这种失效模式通常在全桥或半桥开关驱动感性负载的情况下发生，描述 如下，在图五所示的半桥回路，下边的MOSFET导通时电流流过，而当 下边的MOSFET截止时，电流从上边的MOSFET的寄生二极管流过。如果在恢复时间内，VDS的dv/dt超过rating值，I2增加，这样寄生BJT 开启，最后器件损坏。同时

45、，反向恢复电流与VDS产生的功耗也会 引起器件损坏。因此，MOSFET有越短的反向恢复时间，就有越好的dv/dt强度。为了使dv/dt降低，可采用缓冲偏置电感来避免器件损坏。J.PD(W):power dissipation 这是器件在Tc25 时保证正常工作的最大功耗，由封装形式或die size决定（热阻主要由Rthj-c决定）Tj(max):器件正常工作的最大结温，一般为150 或175。Rthj-c:PN结到本体的热阻。K.Thermal resistance(热阻)MOSEFT 必须工作在限定的热量范围，结温不能超过Spec规定的150 或175。此参数影响到POWER MOSFET

46、的散热状况，决定了MOSFET的最大功耗以及ID。Thermal resistance由封装形式，结构，die size，RDS(on)决定。Thermal resistance(热阻)值越低，散热性能越好Rthjc:Thermal resistance from junction to case，这是理想状态下的热阻，假设本体温度为25，采用无限大的散热片。此值不是从实际操作中得出的。当器件工作在25 的时候，结温由以下公式得出 Rthca:Thermal resistance from case to air(ambient)此参数提供一个在实际散热片条件下计算case温度的方式为了计算case 温度，必须提供功耗，以及MOSFET到散热片的热阻、散热片到环境的热阻。如以下公式得出：因此，当使用散热片时，必须设计在Rthcs的下限。Derating 测试指导书 厂内derating参数整理谢 谢