计算机组成原理与系统结构-第3章-存储系统课件.ppt

1、1Computer System Organization and Architecture返回目录3.1 3.1 存储系统概述存储系统概述3.2 3.2 主存储器主存储器3.3 3.3 高速缓冲存储器（高速缓冲存储器（cachecache）3.4 3.4 辅助存储器辅助存储器 3.5 3.5 虚拟存储器虚拟存储器 3.6 3.6 相联存储器相联存储器3.7 3.7 存储保护存储保护 2Computer System Organization and Architecture返回目录 目前我们使用的微型计算机都是以存储器目前我们使用的微型计算机都是以存储器为中心，这与传统的冯为中心，这与传统的

2、冯诺依曼计算机以运算诺依曼计算机以运算器为中心不同。但是现在的计算机系统还是采器为中心不同。但是现在的计算机系统还是采用冯用冯诺依曼的存储程序的工作方式。诺依曼的存储程序的工作方式。3Computer System Organization and Architecture返回目录 存储器的作用是用来存储程序和数据。从存储器的作用是用来存储程序和数据。从存储器的作用、存储介质、存取方式、读写方存储器的作用、存储介质、存取方式、读写方式、保存信息时间的长短、访问类型六个方面式、保存信息时间的长短、访问类型六个方面来对存储器进行分类。来对存储器进行分类。按存储器在计算机系统中的作用分类按存储器在计

3、算机系统中的作用分类 （1 1）高速缓冲存储器（）高速缓冲存储器（cachecache）：用来存放）：用来存放正在执行的程序段和数据，以便正在执行的程序段和数据，以便CPUCPU高速地使高速地使用它们。用它们。4Computer System Organization and Architecture返回目录 （2 2）主存储器（简称主存或内存）：用来）主存储器（简称主存或内存）：用来存放计算机运行期间所需要的程序和数据，存放计算机运行期间所需要的程序和数据，CPUCPU可直接随机地进行读写访问。可直接随机地进行读写访问。（3 3）辅助存储器（简称辅存或外存）：用）辅助存储器（简称辅存或外存）

4、：用来存放当前暂不参与运行的程序和数据，以及来存放当前暂不参与运行的程序和数据，以及一些需要永久性保存的信息，一些需要永久性保存的信息，CPUCPU不能直接访不能直接访问它们。当需要这些信息时，要先把信息调入问它们。当需要这些信息时，要先把信息调入主存储器后主存储器后CPUCPU才能访问的到。才能访问的到。5Computer System Organization and Architecture返回目录按存储器所使用的存储介质分类按存储器所使用的存储介质分类（1 1）半导体存储器：如双稳态触发器、）半导体存储器：如双稳态触发器、MOSMOS半导半导体存储器等。体存储器等。（2 2）磁存储器：

5、如磁芯存储器、磁带和磁盘等）磁存储器：如磁芯存储器、磁带和磁盘等。（3 3）光存储器：如光盘存储器等。）光存储器：如光盘存储器等。能用来作为存储器的器件和介质，其基本能用来作为存储器的器件和介质，其基本存储单元应有两个稳定的物理状态分别来存储存储单元应有两个稳定的物理状态分别来存储二进制信息二进制信息1 1和和0 0。6Computer System Organization and Architecture返回目录按存取方式分类按存取方式分类（1 1）随机读写存储器（）随机读写存储器（Random Access MemoryRandom Access Memory，RAMRAM）：通过指令可

6、以随机地、个别地对各）：通过指令可以随机地、个别地对各个存储单元进行访问，一般访问所需要的时间个存储单元进行访问，一般访问所需要的时间基本固定，而与存储单元地关。基本固定，而与存储单元地关。（2 2）顺序存储器（）顺序存储器（Serial Access MemorySerial Access Memory，SAMSAM）：只能按照一定的顺序来读写存储器，比如）：只能按照一定的顺序来读写存储器，比如磁带。磁带。7Computer System Organization and Architecture返回目录 （3）直接存取存储器（直接存取存储器（Direct Access Direct Acc

7、ess MemoryMemory，DAMDAM）：既不象随机读写存储器那样）：既不象随机读写存储器那样随机地根据地址来进行读写，也不象磁带那样随机地根据地址来进行读写，也不象磁带那样严格按照一定的顺序进行读写，而是介于两者严格按照一定的顺序进行读写，而是介于两者之间。存储器的任何部位没有实际的连线的寻之间。存储器的任何部位没有实际的连线的寻址机构，需要存取信息时，先直接指向存储器址机构，需要存取信息时，先直接指向存储器的一个子区域，再对这一小区域顺序检索。即的一个子区域，再对这一小区域顺序检索。即首先用随机方式找到目标地址附近的范围，然首先用随机方式找到目标地址附近的范围，然后在此范围内用顺序

8、读写的方式找到所要读写后在此范围内用顺序读写的方式找到所要读写8Computer System Organization and Architecture返回目录按读写方式分类按读写方式分类（1 1）只读存储器（）只读存储器（Read Only MemoryRead Only Memory，ROMROM）：）：只能把存储器里的信息读出来，不能把信息写只能把存储器里的信息读出来，不能把信息写入存储器中。入存储器中。（2 2）读写存储器：既可以把存储器里的信息读）读写存储器：既可以把存储器里的信息读出来，又可以把信息写入存储器中。出来，又可以把信息写入存储器中。按信息的保存时间分类按信息的保存时间

9、分类（1 1）易失性存储器：断电后，存储器中的信息）易失性存储器：断电后，存储器中的信息立即消失，如半导体随机读写存储器等。立即消失，如半导体随机读写存储器等。（2 2）永久性存储器：断电后，存储器中的信息）永久性存储器：断电后，存储器中的信息仍然可以存储，如磁带、磁盘和光盘等。仍然可以存储，如磁带、磁盘和光盘等。9Computer System Organization and Architecture返回目录按访问类型分类按访问类型分类（1 1）按地址访问：根据存储器的地址来访问该）按地址访问：根据存储器的地址来访问该地址里的信息。地址里的信息。（2 2）按内容访问：即相联存储器，访问时根

10、据）按内容访问：即相联存储器，访问时根据所要访问信息的全部或部分来跟存储器中的全所要访问信息的全部或部分来跟存储器中的全部信息进行比较，相等则对该地址中的信息进部信息进行比较，相等则对该地址中的信息进行读或者写的操作。行读或者写的操作。10Computer System Organization and Architecture返回目录 存储系统的功能是组织好容量、速度、价存储系统的功能是组织好容量、速度、价格等不同的存储器，使该存储系统的速度接近格等不同的存储器，使该存储系统的速度接近速度最大的、存储容量等于容量最大的存储器速度最大的、存储容量等于容量最大的存储器、价位比接近与最便宜的那个存

11、储器，以解决、价位比接近与最便宜的那个存储器，以解决存储器的速度、容量和价位比之间的矛盾，这存储器的速度、容量和价位比之间的矛盾，这就是存储系统的设计目标。就是存储系统的设计目标。11Computer System Organization and Architecture返回目录 现代计算机采用典型的多层存储结构，现代计算机采用典型的多层存储结构，即即cachecache主存主存辅存，如图辅存，如图3.13.1所示。其所示。其中，中，cachecache的容量最小，但速度最快；辅存的的容量最小，但速度最快；辅存的容量最大，但速度最慢，主存的容量、速度则容量最大，但速度最慢，主存的容量、速度则

12、处于两者之间。处于两者之间。12Computer System Organization and Architecture返回目录13Computer System Organization and Architecture返回目录 多层存储结构的层次之间应满足的以下两多层存储结构的层次之间应满足的以下两个原则：个原则：（1 1）一致性原则：处于不同层次存储器的同一）一致性原则：处于不同层次存储器的同一个信息应该保持相同的值。个信息应该保持相同的值。（2 2）包含性原则：处在内层的信息一定被包含）包含性原则：处在内层的信息一定被包含在其外层的存储器中，反之则不成立。在其外层的存储器中，反之则不

13、成立。14Computer System Organization and Architecture返回目录3.2.1 3.2.1 主存储器概述主存储器概述 主存储器用于存放计算机运行期间所需要主存储器用于存放计算机运行期间所需要的程序和数据，的程序和数据，CPUCPU可直接地对主存储器进行可直接地对主存储器进行读写访问，输入读写访问，输入/输出设备也直接和主存储器输出设备也直接和主存储器交换数据。所以主储存器的容量和读写速度会交换数据。所以主储存器的容量和读写速度会影响计算机系统的整体性能。影响计算机系统的整体性能。15Computer System Organization and Arc

14、hitecture返回目录主存储器处于全机中心地位，原因有三点：主存储器处于全机中心地位，原因有三点：（1 1）主存储器存放当前计算机正在执行的程序）主存储器存放当前计算机正在执行的程序和数据，和数据，CPUCPU直接从主存储器取指令或存取数直接从主存储器取指令或存取数据据。（2 2）利用）利用DMADMA（直接存储器存取）技术和输入输（直接存储器存取）技术和输入输出通道技术，在主存储器与输入输出系统之间出通道技术，在主存储器与输入输出系统之间直接传送数据。直接传送数据。（3 3）共享存储器的多处理机结构中利用主存储）共享存储器的多处理机结构中利用主存储器存放共享数据，并实现处理机之间的通信。

15、器存放共享数据，并实现处理机之间的通信。16Computer System Organization and Architecture返回目录 主存储器的性能指标主存储器的性能指标 主存储器的主要性能指标为存储容量和存主存储器的主要性能指标为存储容量和存取速度。取速度。存储容量存储容量:是指一个存储器所能容纳的二进制信是指一个存储器所能容纳的二进制信息总量。息总量。MooreMoore定律定律:每个存储芯片中集成的晶体管数量每每个存储芯片中集成的晶体管数量每1818个月翻一番。个月翻一番。容量单位：位（容量单位：位（bitbit）和字节（）和字节（ByteByte），现在多），现在多数机器把一

16、个字节定为数机器把一个字节定为8 8位。位。17Computer System Organization and Architecture返回目录容量表示方法容量表示方法:直接给出总容量或用存储字的个直接给出总容量或用存储字的个数乘以字长（一个存储字所包括的二进制位数数乘以字长（一个存储字所包括的二进制位数称为字长）来表示容量。称为字长）来表示容量。比如某存储器的容量为比如某存储器的容量为64M64M1616位，表示它有位，表示它有64M64M个存储字，存储字的字长为个存储字，存储字的字长为1616位，若用字节数位，若用字节数表示，则可记为表示，则可记为128M128M字节（字节（128MB1

17、28MB）。）。常用的存储容量的计量单位有常用的存储容量的计量单位有K K、M M、G G和和T T，1K=21K=21010，1M=21M=22020，1G=21G=23030，1T=21T=24040。18Computer System Organization and Architecture返回目录 主存储器的存取速度一般用主存储器的存主存储器的存取速度一般用主存储器的存取时间和存储周期来描述。取时间和存储周期来描述。存取时间存取时间:是指从启动一次存储器操作到完成该是指从启动一次存储器操作到完成该操作所需要的时间。操作所需要的时间。存储周期存储周期:是指连续启动两次独立的存储器操作是

18、指连续启动两次独立的存储器操作所需要的最小时间间隔。所需要的最小时间间隔。一般情况下，存储周期大于存取时间。一般情况下，存储周期大于存取时间。19Computer System Organization and Architecture返回目录主存储器的基本操作主存储器的基本操作 主存储器是各种信息存储和交换的中心，主存储器是各种信息存储和交换的中心，如如CPUCPU和外设直接跟主存储器进行数据交换。和外设直接跟主存储器进行数据交换。主存储器是通过地址总线（主存储器是通过地址总线（ABAB）、数据总线（）、数据总线（DBDB）和控制总线（）和控制总线（CBCB）跟）跟CPUCPU以及外设相连，

19、以及外设相连，CPUCPU通过地址寄存器（通过地址寄存器（ARAR）和数据寄存器（）和数据寄存器（DRDR）跟主存储器进行数据交换。如图）跟主存储器进行数据交换。如图3.23.2所示。所示。20Computer System Organization and Architecture返回目录图图3.2 3.2 主存储器与主存储器与CPUCPU及外设的连接及外设的连接 21Computer System Organization and Architecture返回目录 主存储器与主存储器与CPUCPU之间的基本操作是读和写之间的基本操作是读和写（1 1）读）读 CPUCPU先把信息字的地址送到

20、先把信息字的地址送到ARAR，经过地址，经过地址总线送往主存，同时总线送往主存，同时CPUCPU通过控制总线发出一通过控制总线发出一个读的请求信号，然后个读的请求信号，然后CPUCPU等待从主存储器发等待从主存储器发来的信号，通知来的信号，通知CPUCPU读操作已经完成。主存储读操作已经完成。主存储器通过器通过readyready线回答，如果线回答，如果readyready线反馈给线反馈给CPUCPU的信号为的信号为1 1，说明，说明CPUCPU要读出的信息已经读出，要读出的信息已经读出，并放在数据总线上，送往并放在数据总线上，送往CPUCPU的的DRDR。22Computer System

21、Organization and Architecture返回目录（2 2）写）写 CPUCPU先将要写入的信息在主存中的地址经先将要写入的信息在主存中的地址经ARAR送送往地址总线，并把要写入的信息送往往地址总线，并把要写入的信息送往DRDR，同时通，同时通过控制总线发出写的控制信号，然后过控制总线发出写的控制信号，然后CPUCPU等待写操等待写操作完成信号。主存把收到的信息写入作完成信号。主存把收到的信息写入CPUCPU指定的地指定的地址后通过址后通过readyready线发出完成信号线发出完成信号11。通过上面两个操作，可以看出通过上面两个操作，可以看出CPUCPU与主存之间与主存之间采

22、用异步工作方式，即一方工作时，另一方必须采用异步工作方式，即一方工作时，另一方必须处于等待状态。数据总线上传送的是数据，地址处于等待状态。数据总线上传送的是数据，地址总线上传送的是地址，而控制总线上传送的是控总线上传送的是地址，而控制总线上传送的是控制信号或反馈信息。制信号或反馈信息。23Computer System Organization and Architecture返回目录 ROM ROM存储器里的内容一旦写入后，在正常存储器里的内容一旦写入后，在正常使用的情况下就只能读，不能修改。即使断电使用的情况下就只能读，不能修改。即使断电，ROMROM所存储的内容也不会丢失。根据半导体所存

23、储的内容也不会丢失。根据半导体制造工艺的不同，可分为制造工艺的不同，可分为Mask ROMMask ROM，PROMPROM，EPROMEPROM，E E2 2PROMPROM和和Flash MemoryFlash Memory。24Computer System Organization and Architecture返回目录掩模式只读存储器掩模式只读存储器(Mask ROM)Mask ROM)掩模式掩模式ROMROM由芯片制造商在制造时写入内由芯片制造商在制造时写入内容，出厂以后只能读而不能再写入。其基本存容，出厂以后只能读而不能再写入。其基本存储原理是以元件的有储原理是以元件的有/无来

24、表示该存储单元的无来表示该存储单元的信息信息(1(1或或0)0)。掩模式。掩模式ROMROM常用二极管或晶体管常用二极管或晶体管作为存储元件。所以，掩模式作为存储元件。所以，掩模式ROMROM的存储内容的存储内容写入后是不会改变的。写入后是不会改变的。25Computer System Organization and Architecture返回目录可编程序的只读存储器可编程序的只读存储器(PROM)PROM)可编程序的只读存储器和掩模式可编程序的只读存储器和掩模式ROMROM不同不同的是出厂时厂家并没有写入数据，而是保留里的是出厂时厂家并没有写入数据，而是保留里面的内容为全面的内容为全0

25、0或全或全1 1，由用户来编程，即一次，由用户来编程，即一次性写入数据，也就是改变部分数据为性写入数据，也就是改变部分数据为1 1或或0 0，即，即用户根据自己的需要来确定用户根据自己的需要来确定ROMROM中的内容。中的内容。常见的熔丝式常见的熔丝式PROMPROM是以熔丝的接通和断开来表示是以熔丝的接通和断开来表示所存的信息为所存的信息为1 1或或0 0。如图。如图3.33.3所示。所示。26Computer System Organization and Architecture返回目录图图3.3 3.3 熔丝式熔丝式PROMPROM27Computer System Organizat

26、ion and Architecture返回目录可擦除可编程序的只读存储器可擦除可编程序的只读存储器(EPROM)(EPROM)为了能多次修改为了能多次修改ROMROM中的内容，便产生了中的内容，便产生了EPROMEPROM。其基本存储单元如图。其基本存储单元如图3.43.4所示。在源极所示。在源极S S与漏极与漏极N N之间有一个浮栅，当浮栅上充满负电之间有一个浮栅，当浮栅上充满负电荷时，源极荷时，源极S S与漏极与漏极N N之间导通，存储数据之间导通，存储数据0 0，否则不导通，存储数据否则不导通，存储数据1 1。由于浮栅的绝缘性。由于浮栅的绝缘性能特别好，电荷不易消失，因此能够长期保存能

27、特别好，电荷不易消失，因此能够长期保存信息。信息。出厂时出厂时EPROMEPROM的浮栅上没有负电荷，因此的浮栅上没有负电荷，因此，所有存储单元均保存，所有存储单元均保存1 1。28Computer System Organization and Architecture返回目录图图3.4 EPROM3.4 EPROM存储单元存储单元 29Computer System Organization and Architecture返回目录写入方法：在专用的写入方法：在专用的EPROMEPROM编程器上，在需要写编程器上，在需要写0 0的位置，在源极与漏极之间加上高电压，把电的位置，在源极与漏极之

28、间加上高电压，把电荷加到浮栅上，于是，荷加到浮栅上，于是，S S极与极与N N极之间就能够导极之间就能够导通。通。擦除方法：打开擦除方法：打开EPROMEPROM芯片顶部的石英玻璃窗口芯片顶部的石英玻璃窗口，放入专用的，放入专用的EPROMEPROM擦除器中擦除器中5 5到到2020分钟，擦除分钟，擦除器中的紫外线能够使浮栅上的电荷逐渐消失，器中的紫外线能够使浮栅上的电荷逐渐消失，使其恢复到全使其恢复到全1 1状态。状态。EPROMEPROM即使在即使在125125度的高温下，浮栅上的电度的高温下，浮栅上的电荷仍然能够保持原来的荷仍然能够保持原来的7070，因此，因此，EPROMEPROM能能

29、够长时间使用。够长时间使用。30Computer System Organization and Architecture返回目录可电擦除可编程序只读存储器可电擦除可编程序只读存储器(E(E2 2PROM)PROM)E E2 2PROMPROM的编程序原理与的编程序原理与EPROMEPROM相同，但擦除相同，但擦除原理完全不同，重复改写的次数有限制原理完全不同，重复改写的次数有限制(因氧因氧化层被磨损化层被磨损)，一般为，一般为1010万次。其读写操作可万次。其读写操作可按每个位或每个字节进行，类似于按每个位或每个字节进行，类似于SRAMSRAM，但每，但每字节的写入周期要几毫秒，比字节的写入

30、周期要几毫秒，比SRAMSRAM长得多。长得多。E2PROME2PROM每个存储单元采用两个晶体管。其栅极每个存储单元采用两个晶体管。其栅极氧化层比氧化层比EPROMEPROM薄，因此具有电擦除功能。薄，因此具有电擦除功能。31Computer System Organization and Architecture返回目录快擦除读写存储器快擦除读写存储器(Flash Memory)(Flash Memory)20 20世纪世纪9090年代，年代，IntelIntel公司发明了快擦除公司发明了快擦除读写存储器。快擦除读写存储器也被称为闪存读写存储器。快擦除读写存储器也被称为闪存，是在，是在EP

31、ROMEPROM与与E E2 2PROMPROM基础上发展起来的，它与基础上发展起来的，它与EPROMEPROM一样，用单管来存储一位二进制信息；一样，用单管来存储一位二进制信息；它与它与E E2 2PROMPROM相同之处是用电来擦除，也可重复相同之处是用电来擦除，也可重复改写改写1010万次。万次。32Computer System Organization and Architecture返回目录图图3.5 3.5 Flash MemoryFlash Memory的写入原理的写入原理 33Computer System Organization and Architecture返回目录3

32、4Computer System Organization and Architecture返回目录 按照存储元件在运行中能否长时间保存信按照存储元件在运行中能否长时间保存信息，半导体随机读息，半导体随机读/写存储器可分为静态半导写存储器可分为静态半导体随机读体随机读/写存储器（写存储器（SRAMSRAM）和动态半导体随）和动态半导体随机读机读/写存储器（写存储器（DRAMDRAM）。其中）。其中SRAMSRAM利用双稳利用双稳态触发器来保存信息，而且只要不断电，信息态触发器来保存信息，而且只要不断电，信息不会丢失，不会丢失，DRAMDRAM使用使用MOSMOS电容来保存信息，使电容来保存信息

33、，使用时需要不断给电容充电。静态半导体随机读用时需要不断给电容充电。静态半导体随机读/写存储器的集成度低，生产成本高，速度快写存储器的集成度低，生产成本高，速度快，常被用于实现速度高的高速缓冲存储器。动，常被用于实现速度高的高速缓冲存储器。动态半导体随机读态半导体随机读/写存储器集成度高，生产成写存储器集成度高，生产成本低，主要用于实现要求容量大的主存储器。本低，主要用于实现要求容量大的主存储器。35Computer System Organization and Architecture返回目录SRAMSRAM 静态半导体随机读静态半导体随机读/写存储器是利用触发写存储器是利用触发器线路记忆

34、来读写信息的。通常用六个器线路记忆来读写信息的。通常用六个MOSMOS管管组成一个存储单元来存储一位二进制信息。存组成一个存储单元来存储一位二进制信息。存储单元中的储单元中的T1T1和和T2T2、T3T3和和T4T4，4 4个个MOSMOS管分别组管分别组成两个反相器，这两个反相器的输入和输出交成两个反相器，这两个反相器的输入和输出交叉耦合连接成一个触发器，用来存储一位二进叉耦合连接成一个触发器，用来存储一位二进制信息。如图制信息。如图3.73.7所示。所示。36Computer System Organization and Architecture返回目录图图3.7 SRAM3.7 SRA

35、M的存储单元的存储单元 37Computer System Organization and Architecture返回目录 T5 T5和和T6T6两个两个MOSMOS管用来完成读和写操作的管用来完成读和写操作的控制，它们的栅极和字选择线相连，存储单元控制，它们的栅极和字选择线相连，存储单元未被选中时，字选择线保持低电位，两位线保未被选中时，字选择线保持低电位，两位线保持高电位；单元被选中时，字选择线保持高电持高电位；单元被选中时，字选择线保持高电位。位。T5T5和和T6MOST6MOS管另外一个极分别与两条位线管另外一个极分别与两条位线相连，用来传送读写信号。存储单元的读写过相连，用来传送

36、读写信号。存储单元的读写过程如下：程如下：38Computer System Organization and Architecture返回目录 写信息的过程：写写信息的过程：写1 1时，位线时，位线1 1送低电平，送低电平，位线位线2 2送高电平，当字选择线来高电平，送高电平，当字选择线来高电平，T5T5和和T6T6导通，位线导通，位线2 2通过通过T6T6向向T1T1的栅极充电，使得的栅极充电，使得T1T1导通，而导通，而T2T2的栅极通过的栅极通过T5T5和位线和位线1 1放电，使放电，使得得T2T2截止，该存储单元存储的便是信息截止，该存储单元存储的便是信息1 1。写。写0 0时，位线

37、时，位线1 1送高电平，位线送高电平，位线2 2送低电平，当字选送低电平，当字选择线来高电平，择线来高电平，T5T5和和T6T6导通，位线导通，位线1 1通过通过T5T5向向T2T2的栅极充电，使得的栅极充电，使得T2T2导通，而导通，而T1T1的栅极通过的栅极通过T6T6和位线和位线2 2放电，使得放电，使得T1T1截止，该存储单元存截止，该存储单元存储的便是信息储的便是信息0 0。39Computer System Organization and Architecture返回目录 读信息的过程：两条位线先充电到高电平读信息的过程：两条位线先充电到高电平，当字选择线送高电平时，当字选择线送

38、高电平时，T5T5和和T6T6导通。若该导通。若该存储单元存储的信息是存储单元存储的信息是1 1，即，即T1T1导通，导通，T2T2截止截止，位线，位线1 1就会经过就会经过T5T5产生流向产生流向T1T1的电流，从而的电流，从而位线位线1 1上出现一个负脉冲，位线上出现一个负脉冲，位线2 2上则没有负脉上则没有负脉冲。若该存储单元存储的信息是冲。若该存储单元存储的信息是0 0，即，即T2T2导通导通，T1T1截止，位线截止，位线2 2就会经过就会经过T6T6产生流向产生流向T2T2的电的电流，从而位线流，从而位线2 2上出现一个负脉冲，位线上出现一个负脉冲，位线1 1上则上则没有负脉冲。所以

39、，读出时通过检查哪条位线没有负脉冲。所以，读出时通过检查哪条位线上出现一个负脉冲来判断读出来的是上出现一个负脉冲来判断读出来的是1 1还是还是0 0。40Computer System Organization and Architecture返回目录 图图3.83.8中是一个中是一个16161 1位的位的SRAMSRAM。1616个存储个存储单元排成一个单元排成一个4 44 4的矩阵，写入电路和读出电的矩阵，写入电路和读出电路都经过路都经过T7T7，T8T8和位线和位线1 1，2 2相连。相连。16161 1位的地位的地址码共址码共4 4条，分成两部分，条，分成两部分，A0A0，A1A1以及

40、以及A2A2，A3A3分分别作为别作为X X、Y Y译码器的输入，译码器的输入，X X译码器的每一个输译码器的每一个输出和一条字选择线相连，去选择矩阵中的一个出和一条字选择线相连，去选择矩阵中的一个字。字。Y Y译码器的每个输出去控制每一列单元的译码器的每个输出去控制每一列单元的T7T7和和T8T8，所以，所以Y Y译码器的输出被称为列选择线。当译码器的输出被称为列选择线。当某个存储单元被选中时，字选择线把该单元的某个存储单元被选中时，字选择线把该单元的T5T5和和T6T6打开，列选择线使得打开，列选择线使得T7T7和和T8T8导通。如果导通。如果写允许信号写允许信号=0=0，电路执行写的操作

41、，要写入的，电路执行写的操作，要写入的数据数据DINDIN经过经过T7T7，T8T8以及以及T5T5，T6T6进入所选中的存进入所选中的存储单。储单。41Computer System Organization and Architecture返回目录42Computer System Organization and Architecture返回目录DRAMDRAM 动态半导体随机读动态半导体随机读/写存储器用四个、三写存储器用四个、三个或一个个或一个MOSMOS管来存储一位二进制信息。下面管来存储一位二进制信息。下面以单管以单管DRAMDRAM为例来介绍为例来介绍DRAMDRAM的读写原理

42、。的读写原理。单管单管DRAMDRAM的存储单元由一个晶体管和一个的存储单元由一个晶体管和一个与晶体管的源极相连接的电容与晶体管的源极相连接的电容CSCS组成。信息就组成。信息就被存储在电容被存储在电容CSCS里，里，CSCS上有电荷则表示信息上有电荷则表示信息1 1，CSCS上无电荷则表示信息上无电荷则表示信息0 0。如图。如图3.93.9所示。所示。43Computer System Organization and Architecture返回目录44Computer System Organization and Architecture返回目录 写信息的过程：写写信息的过程：写1 1

43、时，字线来高电平，使时，字线来高电平，使得得T T导通，位线来低电平，如果电容导通，位线来低电平，如果电容CsCs中无电荷中无电荷，VDDVDD通过通过T T对对CsCs充电，使得充电，使得CsCs中存储一定数量的中存储一定数量的电荷。若电容电荷。若电容CsCs中有电荷则中有电荷则VDDVDD不通过不通过T T对对CsCs充电充电，CsCs的电荷保持不变。写的电荷保持不变。写0 0时，字线来高电平，时，字线来高电平，使得使得T T导通，位线为高电平，若导通，位线为高电平，若CsCs中有电荷，则中有电荷，则CsCs通过通过T T放电，电容放电，电容CsCs中无电荷则保持不变。中无电荷则保持不变。

44、读信息的过程：位线先预充电至高电平，当读信息的过程：位线先预充电至高电平，当字线出现高电平后，字线出现高电平后，T T导通，若原来导通，若原来CsCs中充有电中充有电荷，则荷，则CsCs放电，使位线电位下降，经放大后，读放电，使位线电位下降，经放大后，读出为出为1 1；若原来；若原来CsCs中无电荷，则位线无电位变化中无电荷，则位线无电位变化，放大器无输出，读出为，放大器无输出，读出为0 0。45Computer System Organization and Architecture返回目录 由于由于DRAMDRAM的读出信号非常微弱，需要在位的读出信号非常微弱，需要在位线上接放大器，且放大

45、器必须有足够高的灵敏线上接放大器，且放大器必须有足够高的灵敏度。度。若原来若原来CsCs中充有电荷，则读出后，电荷也中充有电荷，则读出后，电荷也被放掉了，和没有充电一样，即所存储的信息被放掉了，和没有充电一样，即所存储的信息由由1 1变成了变成了0 0，因此，因此DRAMDRAM的读出是破坏性的。故的读出是破坏性的。故读出后要立即对单元进行写的操作，以恢复原读出后要立即对单元进行写的操作，以恢复原信息，这被称为预充电延迟。在预充电延迟完信息，这被称为预充电延迟。在预充电延迟完成之前，不能开始下一次的读操作，所以动态成之前，不能开始下一次的读操作，所以动态存储器的读写周期明显比它的读出数据时间长

46、存储器的读写周期明显比它的读出数据时间长。46Computer System Organization and Architecture返回目录 为了减少封装引脚数，地址码分两批送往为了减少封装引脚数，地址码分两批送往存储器，先送行地址，再送列地址。行地址由存储器，先送行地址，再送列地址。行地址由行地址选通信号送入，列地址由列地址选通信行地址选通信号送入，列地址由列地址选通信号送入。在读写过程中，行地址和列地址的建号送入。在读写过程中，行地址和列地址的建立时间，读写信号的建立时间，得到读出数据立时间，读写信号的建立时间，得到读出数据、提供写入数据的时间之间，要满足一定的条、提供写入数据的时间之

47、间，要满足一定的条件，即存储器的技术指标。件，即存储器的技术指标。CPUCPU向向DRADRA送地址是送地址是一次性完成的，由存储器芯片内部的行地址和一次性完成的，由存储器芯片内部的行地址和列地址锁存器线路先后接受行地址和列地址的列地址锁存器线路先后接受行地址和列地址的。47Computer System Organization and Architecture返回目录 在执行读的操作时，为了保证正常读出数据在执行读的操作时，为了保证正常读出数据，应在列地址锁存前建立读写命令信号，应在列，应在列地址锁存前建立读写命令信号，应在列地址锁存信号撤消后再撤消信号，读出数据送到地址锁存信号撤消后再撤

48、消信号，读出数据送到DoutDout引脚。执行写操作时，信号应该列地址锁存引脚。执行写操作时，信号应该列地址锁存前建立，写入数据前建立，写入数据DINDIN也应在列地址锁存前建立也应在列地址锁存前建立，和写入数据应保持在一定的时间。，和写入数据应保持在一定的时间。因为因为DRAMDRAM的读出是破坏性的读出，所以读操的读出是破坏性的读出，所以读操作执行完了之后必须马上执行写操作，此时，先作执行完了之后必须马上执行写操作，此时，先为高电平（执行读）后为低电平（执行写）。这为高电平（执行读）后为低电平（执行写）。这一跳变时间要保证读、写操作的正常执行。如图一跳变时间要保证读、写操作的正常执行。如图

49、3.103.10所示。所示。48Computer System Organization and Architecture返回目录49Computer System Organization and Architecture返回目录图图3.113.11是一个是一个16K16K 1 1位的单管位的单管DRAMDRAM框图框图 50Computer System Organization and Architecture返回目录 下面对该下面对该16K16K 1 1位的位的DRAMDRAM框图做框图做3 3点说明。点说明。（1 1）该存储器的地址码为）该存储器的地址码为1414位，行地址位，行地址

50、7 7位，列位，列地址地址7 7位。地址码分两批送至存储器，先送行位。地址码分两批送至存储器，先送行地址，后送列地址。地址，后送列地址。（2 2）16K16K 1 1位存储单元矩阵由两个位存储单元矩阵由两个6464 128128阵列组阵列组成。读出信号保留在读出放大器中。读出时，成。读出信号保留在读出放大器中。读出时，读出放大器又使相应的存储单元的存储信息自读出放大器又使相应的存储单元的存储信息自动恢复动恢复(重写重写)，所以读出放大器还用作再生放，所以读出放大器还用作再生放大器。大器。51Computer System Organization and Architecture返回目录（3